一种应用于动态比较器的亚稳率降低方法

摘要

比较器作为常见的电路模块，在模数转换器等电路系统中有着广泛的应用。比较器的功能是分辨输入信号的大小，并输出有效电平。比较器的亚稳态是指，它在两个输入端信号差别过时无法在一定的时间内得出有效的输出电平的情况。比较器的亚稳率是指其在一定输入信号范围内，比较器进入亚稳态的概率。因此，比较器的亚稳态性能对整体电路的性能有着重大的影响。本发明提出一种降低动态比较器亚稳率的电路结构，具体为使用两个完全相同的动态比较器，校准其自身失调电压，并在比较器的相同输入端加上+ΔV和‑ΔV的失调电压，以此降低两个比较器同时处于亚稳态的概率，而当其中一个比较器处于亚稳态时，两个比较器仍可输出有效电平，提高了动态比较器模块的性能。