一种并行级联空间耦合RA码的设计方法

摘要

本发明公开了一种并行级联空间耦合RA码的设计方法，选取一个(J,K)规则RA码原模图；复制RA码原模图，得到L个RA码原模图，依次对L个RA码原模图进行排列，且排列后位置分别为1,2，…，L；将L个RA码原模图中的消息比特节点和校验比特节点进行连接，形成(J,K,L)SCRA码耦合链；在(J,K,L)SCRA码耦合链中添加校验比特节点和奇偶比特节点，生成并行级联SCRA码的原模图；根据并行级联SCRA码的原模图生成并行级联SCRA码；本申请实施例通过在(J,K,L)SCRA码耦合链中添加校验比特节点和奇偶比特节点，并通过简单便捷的连接方法生成并行级联SCRA码的原模图，自身具有随机化结构，不需要额外引入交织器，在编译码时不需要进行交织和解交织运算，从而降低了译码时延。