一种面向高速硬件电路实现的GII码译码算法

摘要

本发明公开了一种面向高速硬件电路实现的GII码译码算法。修改了传统译码算法的顶层结构，使得译码结构更加规则，因此更加利于硬件电路实现。相比于传统GII译码算法中的iBM算法，本发明采用的riBM算法有着更短的关键路径，这使得更高速的硬件实现成为可能。riBM算法中多项式系数的高效更新方法首次被提出，他允许之前译码阶段的结果可以在后面译码过程中被复用。本发明只在相应阶段计算需要的高阶嵌套校正子，因此消除了传统算法的冗余操作，免去了对高嵌套阶校正子的存储。本发明为GII码提供了面向高速硬件电路实现的译码算法，使得在例如以太网通信等多种要求译码器有高性能高吞吐率的场景中，GII码可以成为一种有竞争力的编码方案。