具有带去耦合的每像素模拟沟道阱隔离的成像探测器

摘要

一种成像装置(400)，其包括：具有至少一个探测器片块(418)的探测器阵列(412)。所述探测器片块包括具有被定位在非光敏区域(426)内的独立光敏探测器像素(424)的二维阵列的光传感器阵列(422)，以及耦合到所述光传感器阵列的读出电子器件(432)。所述读出电子器件包括与所述独立探测器像素相对应的独立模拟读出沟道阱(602，604)，其中，模拟读出沟道阱将其中的模拟电气部件与其他模拟读出沟道阱中的模拟电气部件电气隔离。去耦合电路被任选地定位在所述独立模拟读出沟道的金属层中的至少一层中或者被定为在所述独立模拟读出沟道阱中。

说明书

技术领域

本发明总体上涉及成像探测器，并且更具体地涉及具有带去耦合的每 像素模拟沟道阱隔离的成像探测器，并且结合计算断层摄影(CT)来描述 本发明。

背景技术

CT扫描器一般包括安装在关于z轴围绕检查区域旋转的可旋转机架上 的X射线管。X射线管发射穿过检查区域的辐射。探测器阵列在检查区域 对面与X射线管相对，对向一角度弧，探测穿过检查区域的辐射，并且生 成指示其的信号。重建器处理信号并且重建指示检查区域和在扫描期间被 定位在其中的对象或目标的部分的体积图像数据。

Chappo等人的美国专利6510195中描述的CT探测器阵列包括探测器 片块(tile)中的一行或多行。每个探测器片块包括光学耦合到(例如16 个或更多)探测器像素的二维(2D)背照射光电二极管阵列的闪烁体层。 光电二极管阵列经由凸点接合被接合在承载衬底上。封装在专用集成电路 (ASIC)中的读出电子器件也被接合在承载衬底上。承载衬底包括将由探 测器像素产生的信号路由到读出电子器件的电极。

在Luhta等人的美国专利申请公开2009/0121146中，CT探测器片块包 括具有光敏区域和非光敏区域的硅光电二极管。在这种块中，光电二极管 阵列是硅衬底的光敏区域的部分，并且非光敏区域包括将每个探测器像素 与接合点互相连接的电极。硅ASIC被直接接合到硅衬底的非光敏区域并与 接合点和探测器像素电气连通。

ASIC包括每个探测器像素的读出电子器件，包括每个探测器像素的模 拟电路和数字电路。图1示出了示范性现有技术ASIC102的部分，所述部 分包括第一探测器像素的第一读出电子器件104和第二不同像素的第二读 出电子器件106。第一读出电子器件104包括第一模拟部件108和第一数字 部件110，并且第二读出电子器件106包括第二模拟部件114和第二数字部 件116。ASIC102还包括公共数字电路112，公共数字电路112包括公共数 字部件118。

注意，围绕部件108-118的虚线并不指示ASIC102的物理结构，而是 被包括以阐明对模拟、数字和公共数字之间以及像素之间的读出电子部件 的图示的分组。遗憾的是，模拟读出电子器件和数字读出电子器件108-118 在同一衬底120中，并且因此易受衬底噪声影响。此外，模拟读出电子器 件和数字读出电子器件110-118在同一衬底120中，并且因此模拟读出电子 器件108和114易受来自数字读出电子器件110、116和118的噪声的影响， 反之亦然。

用来减轻噪声污染的一个方法是以电子的方式将模拟读出电子器件和 数字读出电子器件互相隔离并且与衬底隔离。如图2所示，这是通过CMOS 三阱隔离或浅沟槽隔离来完成的。在图2中，第一阱202将模拟读出电子 器件108和114与衬底120和数字读出电子器件110、116和118电气隔离， 并且第二阱204将数字读出电子器件110、116和118与衬底120和模拟沟 道108和114电气隔离。然而，这种方法并不减轻同一阱中的读出电子器 件之间的串扰，并且这样的串扰可能为探测器的线性度、增益和噪声性能 带来负面影响，并且对小剂量成像做出限制。

去耦合电路已经被用来将外部电源与ASIC102的读出电子器件的电源 去耦合。例如，对于第一读出电子器件104，分开的去耦合电路被用于模拟 读出电子器件108、数字读出电子器件110和公共数字读出电子器件112。 图3示出了示范性去耦合电路302并且包括外部电源端子304、RC滤波电 阻器306、RC滤波旁路电容器308和内部读出电子器件电源端子310。遗 憾的是，这样的电路包括ASIC102外面的电气元件，所述电气元件增加了 探测器的整体占用面积和成本，并且添加了由于从电路到外部衬底的互联 距离的、与电阻器串联的不期望的电感。

至少考虑到以上内容，存在对于其他读出沟道和/或其他去耦合配置的 未解决的需求。

发明内容

本文中描述的各方面解决了以上提到的问题和/或其他。

在一方面中，一种成像装置包括具有至少一个探测器片块的探测器阵 列。所述探测器片块包括：具有被定位在非光敏区域内的独立光敏探测器 像素的二维阵列的光传感器阵列，以及耦合到所述光传感器阵列的读出电 子器件。所述读出电子器件包括与所述独立探测器像素相对应的独立模拟 读出沟道阱，其中，模拟读出沟道阱将其中的模拟电气部件与其他模拟读 出沟道阱中的模拟电气部件电气隔离。

在另一方面中，一种方法包括将探测器像素输出信号路由到只与所述 探测器像素相对应的读出电子器件，其中，所述探测器像素是成像探测器 的多个探测器像素中的一个，并且其中，所述探测器像素的所述读出电子 器件的模拟读出电子器件通过对应的模拟沟道阱与其他探测器像素的所述 读出电子器件的模拟读出电子器件电气隔离，并且利用所述读出电子器件 来处理所述信号。

在另一方面中，一种成像探测器阵列包括具有被定位在非光敏区域内 的独立光敏探测器像素的二维阵列的光传感器阵列。所述成像探测器阵列 还包括耦合到所述光传感器阵列的读出电子器件，所述读出电子器件包括： 独立模拟读出沟道阱，每个阱包括模拟读出沟道电路并且与独立探测器像 素相对应，其中，所述独立模拟读出沟道阱中的所述模拟读出沟道电路互 相电气隔离。所述成像探测器阵列还包括所述独立模拟读出沟道的金属层 中的去耦合电路。

本发明可以采取各种部件和各部件的布置以及各种步骤和各步骤的安 排的形式。附图仅出于图示优选的实施例的目的，并且不应被解释为对本 发明的限制。

附图说明

图1描绘了现有技术成像探测器ASIC的部分，所述成像探测器ASIC 在模拟读出电子器件和数字读出电子器件与衬底之间不具有电气隔离。

图2描绘了现有技术成像探测器ASIC的部分，在所述成像探测器ASIC 中模拟读出电子器件和数字读出电子器件通过公共模拟阱和公共数字阱互 相电气隔离并且与衬底电气隔离。

图3描绘了图1或图2的读出电子器件的现有技术外部去耦合电路。

图4图示了成像系统，所述成像系统包括至少具有在每像素的基础上 电气隔离的模拟读出电子器件的探测器片块并且包括ASIC中的去耦合。

图5示意性地图示了探测器片块的范例。

图6示意性地图示了探测器片块的范例，在所述探测器片块中每个探 测器像素的模拟读出电子器件和数字读出电子器件被定位在对应的模拟沟 道阱中。

图7示意性地图示了图6的变型，在所述变型中像素的模拟读出电子 器件和数字读出电子器件被定位在不同的阱中。

图8示意性地图示了示范性探测器片块，在所述探测器片块中去耦合 电路被定位在读出电子器件的层中。

图9图示了图8的探测器片块的透视图，示出了去耦合电路与独立阱 之间的几何关系。

图10图示了去耦合电容器的示范性配置。

图11图示了示范性方法。

具体实施方式

首先参考图4，图示了诸如计算断层摄影(CT)扫描器的成像系统400。 成像系统400包括大体固定的机架402和旋转机架404。旋转机架404由固 定机架402可旋转地支撑并且绕纵轴或z轴围绕检查区域406旋转。诸如X 射线管的辐射源408由旋转机架404支撑并且与旋转机架404一起旋转， 并且产生穿过检查区域406的大体上是锥形、扇形、楔形或以其他形式成 形的辐射束。

辐射敏感探测器阵列412在检查区域406对面与放射源408相对，对 向一角度弧，并且探测穿过检查区域406的辐射。辐射敏感探测器阵列412 包括探测器片块418中的一行或多行416，行416被相对于彼此沿z轴布置。 探测器片块418经由焊球、凸点和/或以其他方式耦合到相对于彼此沿z轴 布置安装在系统400中的探测器模块419。暂时转到图5，图示了探测器片 块418的非限制性范例。出于清晰和解释的目的，以分解视图示出了块418， 在该分解视图中其各部件互相分开。

块418包括光学耦合到光传感器422的闪烁体层420，光传感器422包 括光传感器422的第一面428上的非光敏感区域426内的多个光敏感区域 (探测器像素)424。图示的光传感器422是具有电极(不可见)的背照射 光传感器，所述电极将探测器像素424互连到被定位在光传感器422的第 二相反面430上的接合点(不可见)等。在另一个实施例中，光传感器422 是具有过孔的前照射光传感器，所述过孔将来自第一面428的信号路由到 相反面430上的点。闪烁体层420可以包括多个闪烁体像素，每个闪烁体 像素与探测器像素424中的一个相对应。

ASIC(读出电子器件)432包括多个像素沟道阱434。每个沟道阱434 只与探测器像素424中的一个相对应。沟道阱434包括它的对应的探测器 像素424的一个或多个电气部件，例如晶体管和/或其他电子部件。图示的 ASIC432与光传感器422具有一对一的几何关系，并且每个沟道阱434与 探测器像素424具有一对一的几何关系。亦即，ASIC432的表面和接合的 光传感器422是近似相同的大小。同样地，阱434的表面和探测器像素424 是近似相同的大小。在另一个实施例中，所述表面不是相同大小的，例如， ASIC432小于光传感器422。

如下面更详细地描述的，独立沟道阱434至少将沟道的模拟电气部件 与其他沟道的模拟电气部件电气隔离。这样隔离模拟电气部件减轻了不同 探测器像素424的不同沟道的模拟电气部件之间的串扰。相对于省略了阱 434的配置，这可以提高探测器的线性度、增益和噪声性能。这还使得系统 400很好地适合于低剂量成像。下面还更详细地描述了ASIC432包括被容 纳在ASIC432的金属层中的阱434中的每个沟道的去耦合电路。这样可以 在ASIC水平上提供去耦合，而不需要额外的空间。

利用与光传感器422的接合点电气连通的ASIC沟道434来将ASIC432 和光传感器422接合在一起。在图示的实施例中，光传感器422和ASIC432 都包括硅并且经由胶水、焊球、倒装法、共价键接合和/或其他硅-硅接合方 法而被接合在一起。在Luhta等人的美国专利申请公开2009/0121146中讨 论了半导体硅-硅接合的范例；在此通过引用将该申请整体内容并入。任选 地，可以利用直通连接将插入衬底放置在组件422与423之间，以用一些 额外成本来帮助组合。

回到图4，重建器436重建来自探测器阵列412的信号，生成体积三维 图像数据。诸如卧榻的支撑体438将对象或目标支撑在检查区域406中。 通用计算系统被用作操作者控制台440，控制台440包括诸如显示器和/或 打印机的人类可读输出设备以及诸如键盘和/或鼠标的输入设备。驻留在控 制台440上的软件允许操作者控制成像系统400的运行。

图6示出了ASIC432的部分。在该范例中，ASIC432包括至少一个模 拟像素沟道阱602、604……，以及至少一个数字公共阱606。ASIC432还 可以包括至少一个模拟公共阱和/或一个或多个其他阱。

至少一个模拟像素沟道阱602包括多个沟道608，每个沟道包括N型 模拟沟道阱中的模拟N沟道场效应晶体管(NFET)610、模拟P型场效应 晶体管(PFET)612、数字NFET614和数字PFET616。本文也预期P型 阱和对应的晶体管配置。至少一个公共数字阱606也包括多个沟道618，例 如NFET和PFET。同样地，公共数字阱606可以可选地包括P型阱。

对于任何给定的模拟像素沟道阱(例如阱602)，其中的晶体管 (610-616)是与另一模拟沟道阱(例如模拟沟道阱604)的晶体管电气隔 离的。沟道阱602、604和606也将其中的晶体管与衬底620电气隔离，阱 602、604和606被定位在衬底620中。可以经由三阱隔离和/或诸如STI(浅 沟槽隔离)的其他方法来形成阱602、604和606中的电路的隔离，以用于 在硅半导体材料中提供隔离。

图7示出了ASIC432的部分的变型，在所述变型中数字晶体管614和 616被定位在数字公共阱606中，而不是模拟沟道阱602中。在该实施例中， 模拟晶体管610和612仍被定位在模拟沟道阱602中，但是数字晶体管614 和616被定位在数字沟道阱606中。这种配置额外地将针对探测器像素的 模拟晶体管610和612与数字晶体管614和616电气隔离。

图6和图7中示出的配置通过将针对一个探测器像素的模拟沟道的模 拟晶体管与针对另一个探测器像素的模拟沟道的模拟晶体管经由模拟沟道 阱(例如阱602和604)电气隔离，来至少提供探测器像素之间的模拟沟道 到模拟沟道电气隔离。这样的配置将沟道活性限制到单个阱，减轻沟道到 沟道串扰。

应当意识到，相对于独立沟道不互相电气隔离的配置(例如结合图1 和/或图2示出的那些)，这样可以提高探测器的线性度和噪声性能。如图7 所示，也可以通过将沟道的模拟晶体管和数字晶体管分离到不同的阱中来 将它们电气隔离，这减轻了对于单个沟道的模拟噪声污染和数字噪声污染。

图8示意性地图示了ASIC432包括探测器像素424中的每个探测器像 素的去耦合电容器800的实施例。出于清晰和简短的目的，结合对应的探 测器像素424和模拟ASIC阱602只示出了一个去耦合电容器800。然而， 应当理解，其他的探测器像素424和阱602的去耦合电容器800是相似的。

ASIC432包括多个金属层802，包括层802₁、802₂、802₃、802₄、…… 802_K(其中K是大于1的整数)。光传感器422可以包括或者可以不包括多 个金属层810。在图示的实施例中，光传感器层810耦合到ASIC432中的 ASIC802，以使得探测器像素424与阱602的读出电子器件电气连通。出 于清晰的目的电气连接没有被示出。

在图8中，去耦合电容器800包括层802₄中的第一电极804、层802₂中的第二电极806、设置在其间(并且在层802₃中)的绝缘层808，并且包 括具有预定的介电常数的介电材料，在层802中形成电容器结构。金属-绝 缘体-金属(MIM)和/或其他制造工艺可以被用来制造去耦合电容器800。

图9示出了图8的实施例的透视图，示出了探测器像素424、去耦合电 容器800和沟道阱602之间的示范性几何关系。在该实施例中，存在探测 器像素424的区域804面对探测器阱602的区域804之间的一对一的几何 关系，以及探测器像素424的区域804面对去耦合电容器800的区域808 的之间的一对一的几何关系，并且由此的去耦合电容器800的区域810面 对阱602的区域804之间的一对一的几何关系。本文也预期不存在一对一 的关系。

图10示出了去耦合电容器800的示范型配置，去耦合电容器800包括 多个子电容器1002。在该范例中，子电容器中的第一分组1004并联地电气 连接，以形成模拟读出电子器件的正电源的去耦合电容器；子电容器中的 第二分组1006并联地电气连接，以形成模拟读出电子器件的电源的去耦合 电容器；并且子电容器中的第三分组1008并联地电气连接，以形成数字读 出电子器件的去耦合电容器。分组1004、1006和1008可以具有或者可以 不具有相同的电容，但是每个分组的电容将适合于形成合理的去耦合电容 器。

图11图示了方法。

在1102中，光传感器阵列的探测器像素接收由闪烁体响应于探测到X 射线辐射而产生的光。

在1104中，探测器像素生成指示接收到的光的信号。

在1106中，将所述信号路由到与探测器像素相对应的读出电子器件， 其中，利用读出电子器件的金属层中的去耦合，至少将读出电子器件的模 拟部件与其他探测器像素的读出电子器件的模拟部件经由(等于或小于探 测器像素大小的)独立沟道阱电气隔离。

在1108中，读出电子器件处理信号。

在1110中，将经处理的信号从读出电子器件路由到另一个部件以用于 进一步处理，包括重建。

应当意识到，本文描述的方法中的动作的顺序不是限制性的。这样， 本文预期了其他的顺序。此外，可以省略一个或多个动作和/或可以包括一 个或多个额外的动作。

已经参考优选的实施例描述了本发明。他人在阅读和理解了前面的详 细说明之后可以想到修改和改变。本发明旨在被解释为包括所有这样的修 改和改变，只要它们处于权利要求书或其等价方案的范围之内。