一种基于DDS和DSP的射频数字化调制方法

摘要

本发明提供了一种基于DDS和DSP的射频数字化调制方法，该方法包括，将通过A／D转换器得到的数字信号传输给DSP，该DSP根据A／D转换器输出的最大采样值和数字信号的瞬时值，计算DDS的瞬时频率偏移量，并根据DDS的位数、时钟频率和射频载波频率，计算DDS的瞬时频率控制字，DDS根据该瞬时频率控制字对射频信号进行频率调制，产生调频信号。本发明实现了完全数字化的射频调制过程，与模拟调制方法相比，线路相对简单、一致性好、可靠性高，特别适用于高速跳频的发射信道，例如高速跳频电台，频率转换时间短，数据传输速率高。

说明书

技术领域

本发明属于超短波无线电通信技术领域，涉及发射信道的数字化调制方 法，具体涉及一种基于DDS和DSP的射频数字化调制方法。

背景技术

在现有技术中，超短波无线电通信电台的调制体制通常为调频体制(FM)， 对于模拟信号例如模拟话音信号的调频，一般是通过将模拟话音信号加到本振 锁相环的压控振荡器上，根据音频信号幅度的变化来改变变容二极管的容值， 从而控制本振锁相环的输出频率，实现模拟调频；另外，随着数字信号处理技 术的发展，中频数字化技术已应用于超短波无线电通信电台中，该技术是通过 数字信号处理技术将模拟话音信号调制到一个固定的中频上，再通过一级或多 级混频将已调制的中频信号搬移(通过混频实现频率搬移)到射频上。但是， 这两种方法都涉及到大量的模拟电路，因此整个调制模拟线路复杂，且存在着 信号质量指标一致性和可靠性差的不足。

随着波形发生器件DDS技术的进步，为基于DDS实现射频数字化调制方 法创造了条件，目前，DDS的时钟频率最低在几十兆赫兹，最高可达4000多 兆赫兹，DDS输出频率最高可达到其时钟频率的二分之一。

目前在国内，基于DDS和DSP实现射频数字化调制的方法尚未见报道， 申请号为200910265030.4的中国专利申请公开了“一种基于DDS的数字调制 信号发生器”，但其只是利用DDS产生一种数字调制信号，即相当于一个信号 源，不要求输入，只要求输出结果。

发明内容

本发明的目的在于克服现有技术中的上述缺陷，提供一种线路相对简单、 一致性好、可靠性高的射频调制方法。

本发明的技术方案如下：

一种射频数字化调制方法，将模拟信号输入到n位A／D转换器进行采样， 输出数字信号；所述数字信号被传输给DSP，所述DSP根据公式(1)计算m 位DDS的瞬时频率偏移量f_频偏，

f_频偏=f_频偏MAX×B÷A     (1)，

其中，f_频偏MAX表示所述DDS的最大频率偏移量，A表示所述模拟信号的 最大电压V_MAX对应的所述A／D转换器输出的采样值，B表示所述A／D转换器 输出的所述数字信号的瞬时值，所述DSP根据公式(2)计算所述DDS的瞬 时频率控制字Δ，

Δ=2^m×(F_C+f_偏移)÷F_CLK    (2)，

其中，F_C表示射频载波频率，F_CLK表示所述DDS的时钟频率，将所述瞬 时频率控制字Δ送到所述DDS，所述DDS根据所述瞬时频率控制字Δ对射频 信号进行频率调制，产生调频信号。

进一步的，所述A／D转换器对所述模拟信号进行采样得到采样信号，然 后对所述采样信号进行FIR或IIR滤波，再对滤波后的采样信号进行内插，产 生所述数字信号。

进一步的，所述模拟信号在被输入到所述A／D转换器之前，先通过放大 器进行放大。

进一步的，所述DSP在计算瞬时频率偏移量f_频偏之前，先对接收到的所 述数字信号进行高斯滤波。

进一步的，采用低噪声锁相环为所述DDS提供频率为F_CLK的时钟信号。

本发明的射频调制方法是基于DSP和DDS实现的，将模拟信号例如音频 信号直接调制到射频上，实现了全程数字化的调制过程，其中，DSP器件作为 一种运算和预置DDS频率控制字的工具，具有很宽的频率选择范围。本发明 既适用于模拟信号的调制，也适用于数字信号的调制。

本发明的显著效果在于：采用DSP的强大的数字信号处理能力和DDS的 强大的波形产生能力完成了射频发射信道的全程数字化，省去了大量的模拟电 路，并且，采用数字调制，相位失真小，输出波形相位连续，消除了产生群时 延的因素，即“无群时延”，发射信道频率转换时间很短，提高了数据传输速 率，特别适用于高速跳频的发射信道，例如高速跳频电台，良好的相位噪声特 性可以保证电台的共址性能好，良好的调制性能可以使电台通话话音清晰，全 频段降低音频采样A／D相位杂散，射频输出幅度波动小，直接可以推动功放， 功耗小，以目前的DDS的工作时钟，可产生高达2000多兆赫兹的射频频率， 频段覆盖宽。

附图说明

图1为本发明的基于DDS和DSP的射频数字化调制方法的实现原理框图。

图2为本发明的具体实施例的原理框图。

图3为本发明的基于DDS和DSP的射频数字化调制方法的流程图。

图4为本发明的具体实施例中计算DDS的瞬时频率偏移量的示意图。

图5为本发明中通过高斯滤波的前后波形的示意图。

图6为本发明的具体实施例中DDS的连接线路图。

图7为本发明中DDS的控制时序示意图。

具体实施方式

以下结合附图进一步说明本发明的实施例。

如图1所示，本发明的对应于或者用于实现射频数字化调制方法的系统或 装置包括，音频放大部分、音频采样A／D转换器部分、DSP运算和预置DDS 频率控制字部分、DDS调制器部分、低噪声锁相环部分等，其中，音频采样 A／D转换器包含FIR／IIR滤波器及内插／抽取滤波器。

具体的，如图2所示，音频放大部分是采用带语音压缩的音频放大器芯片， 用来实现将所要调制的音频信号放大到一定的幅度。对调频而言，已调信号的 频偏f_频偏随音频信号的幅度V_音频的变化而变化，而一般调频信号都有最大频偏 f_频偏MAX的要求，因此音频放大部分要将输出的最大幅度限定在一个固定值V_音频MAX，即不管音频放大部分的输入幅度是多大，输出幅度都不能超过V_音频MAX， V_音频MAX的值也不能超过后边的音频采样A／D转换器部分的最大输入幅度V_AD参考，以防止信号产生失真。在本实施例中，音频放大部分将音频信号放大到 2.5V_P-P。

音频采样A／D转换器部分，实现对放大的音频信号的采样，即把音频信 号转换为数字信号，音频采样A／D转换器可采用TI公司的TLV320AIC20，由 音频放大部分输出的信号输入到TLV320AIC20的34、35脚，该音频采样A／D 转换器内部还包含FIR／IIR滤波器以及内插／抽取滤波器，对采样后的数字信号 进行FIR／IIR滤波和内插，其中，FIR／IIR滤波器主要是滤除杂散分量，内插主 要是提高A／D的采样速度，使数据信号不通过A／D转换器而直接进入DSP。

DSP运算和预置DDS频率字部分包括DSP和CPLD，其中，DSP器件可 选用TMS320VC5416，与TLV320AIC20为标准接法，主要完成对音频采样数 据的频率变化量的高速实时计算、频偏控制、DDS的高速实时刷新以及A／D 转换器的控制，CPLD与DSP也是标准接法，其主要为A／D转换器提供主时 钟、为DSP提供主时钟、同步时钟以及各种逻辑控制。

DDS在DSP的控制下完成发射信道频率调制，DDS器件可选用AD公司 的AD9951，其详细的连接方法如图6所示。AD9951DDS的功耗很低，DDS 的相位噪声主要由时钟频率的相位噪声、时钟频率和输出频率之比的关系和 DDS器件本身的基底相位噪声决定，理论上，输出信号的相位噪声会对时钟 频率信号的相位噪声有(f_C／fout)的改善，考虑到DDS器件内的相位累加器、 ROM和DAC在内的各部件对噪声性能的影响，改善程度比(f_C／fout)要小， 这就从根本上保证了输出本振信号的良好的相位噪声指标。

基于以上方案，实际线路简单，有源器件数量少，并都为低功耗、小封装 器件，保证了合成器具有功耗和体积小的特点。

如图7所示，DDS的控制时序采用四线串行送数，片选CSB低电平有效， 数据线采用双向SDIO，数据在时钟SCLK上升沿写入，首先存于输入缓冲器 中，采用外部频率更新方式，频率更新信号FUD的上升沿有效，DDS加电第 一次送数时，所有寄存器送相应数，以后改变频率时只送频率字寄存器04h。

DSP计算DDS调制的瞬时频率偏移量和控制字的具体过程如下：

设频率范围为30～88.975MHz，调制频偏为5.6kHz，但本发明并不限于此， 因为频率范围与选用的DDS的时钟频率大小有关，而调制频偏可根据需要任 意选择。结合图4所示的内容，对模拟话音信号而言，A／D转换器的音频输入 最大门限电压为2.5V_P-P，A／D转换器的参考电压为+2.5V，这样，当A／D转 换器采样正满量时，对应音频信号的波峰，当A／D转换器采样负满量时，对 应音频信号的波谷，频率调制的最大频偏为5.6kHz，即A／D转换器采样值为 +2¹⁶时，对应DDS正频率偏移为+5.6kHz，A／D转换器采样值为-2¹⁶时，对 应DDS负频率偏移为-5.6kHz，假设A／D转换器某时刻的采样值为+A，则 根据公式(1)可知，对应的瞬时频率偏移量为(+5.6kHz)×A÷2¹⁶，DDS器 件采用32位的AD9951，假设射频载波频率为30MHz，则DDS输出的瞬时频 率为30000kHz+(5.6kHz)×A÷2¹⁶，DDS的输入时钟频率为400MHz，根 据公式(2)可知，DDS的瞬时频率更新控制字为：

Δ=2³²×{30000kHz+(5.6kHz)×A÷2¹⁶}÷4000000kHz

将Δ的值取整后化为32位二进制，高位补0。

以上运算在DSP中完成，由于DDS要实时高速刷新，因此DSP要有极 高的运算处理能力。

如图5所示，对于二进制数字表示的数据信号而言，数据信号进入DSP 以后，DSP先对数据信号进行高斯滤波，然后将滤波后的数据按公式(1)折 合成频率偏移量，再换算成DDS频率控制字，刷新DDS。

低噪声锁相环部分为DDS提供400MHz的低相位噪声时钟源，这是保证 射频输出良好相位噪声(电台的共址特性)的重要因素之一，标频可采用晶体 振荡器产生，锁相环可选用大规模集成锁相芯片AD4113，标准的三线串行控 制，内含参考分频器、程序分频器、鉴相器和充放电泵，由于该锁相环只产生 一个点频，压控振荡器覆盖设计很窄，环带带宽设计可以很窄，这保证了 400MHz时钟信号的良好的相位噪声指标。由于输出频率由DDS直接合成， 在频率转换过程中，锁相环频率不变，即锁相环频率转换时间与本振输出频率 转换时间无关。

如图3所示，基于DDS和DSP的射频调制流程为：音频经A／D量化后， 归一化，设置频偏，计算频率偏移，线性内插，计算频率控制字，刷新DDS。