通过执行替代生长制程形成FINFET半导体装置的替代鳍片的方法

摘要

本发明揭露通过执行替代生长制程形成FINFET半导体装置的替代鳍片的方法。在一实施例中，稳定替代鳍片所生长至的高度大于该替代鳍片材料的无约束稳定临界厚度且该稳定替代鳍片遍及其整个高度具有10

说明书

技术领域

本发明通常涉及FET(场效应晶体管)半导体装置的制造，尤其涉及用以形成FinFET(鳍式场效应晶体管)半导体装置的基本无缺陷的替代鳍片的各种替代生长方法。

背景技术

制造例如CPU(中央处理单元)、储存装置、ASIC(applicationspecific integrated circuits；专用集成电路)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件，其中，金属氧化物场效应晶体管(MOSFET或FET)代表一种重要类型的电路元件，其基本确定集成电路的性能。传统的场效应晶体管为平面装置，通常包括源区(source region)、漏区(drain region)、位于该源区与该漏区之间的沟道区(channel region)以及位于该沟道区上方的栅极电极(gate electrode)。通过控制施加于该栅极电极的电压来控制流过该场效应晶体管的电流。例如，对于NMOS装置，如果没有电压施加于栅极电极，则没有电流流过该NMOS装置(忽略不想要的漏电流，该漏电流较小)。但是，当在栅极电极上施加适当的正电压时，该NMOS装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动。

为提升场效应晶体管的操作速度并增加集成电路装置上的场效应晶体管的密度，多年来，装置设计人员已大幅降低了场效应晶体管的物理尺寸。更具体而言，场效应晶体管的沟道长度已被显着缩小，从而提升了场效应晶体管的开关速度并降低了场效应晶体管的操作电流及电压。不过，缩小场效应晶体管的沟道长度也降低了源区与漏区之间的距离。在一些情况下，这样缩小源区与漏区之间的隔离使有效抑制源区与沟道的电位不受漏区的电位的不利影响变得困难。这有时被称作短沟道效应，其中，作为主动开关的场效应晶体管的特性劣化。

与平面场效应晶体管相比，3D装置例如FinFET装置为三维结构。图1A显示形成于半导体衬底B上方的示例现有技术FinFET半导体装置A的立体图。装置A包括三个示例鳍片(fin)C、栅极结构D、侧间隙壁E以及栅极覆盖层F。栅极结构D通常由绝缘材料层(未图示)，例如高k绝缘材料层，以及充当装置A的栅极电极的一个或多个导电材料层组成。在该示例中，鳍片C由衬底鳍片部分C1以及替代鳍片材料部分C2组成。衬底鳍片部分C1可由硅制成，也就是与衬底相同的材料，而替代鳍片材料部分C2可由与衬底材料不同的材料制成，例如硅锗。鳍片C具有三维配置：高度H、宽度W以及轴向长度L。轴向长度L与装置A操作时在装置A中的电流行进的方向对应。由栅极结构D覆盖的鳍片C的部分是FinFET装置A的沟道区。在传统的流程中，通过执行一个或多个外延生长制程可增加位于间隙壁E的外部(也就是装置A的源/漏区中)的鳍片C的部分的尺寸甚至将其合并在一起(图1A中未图示)。增加装置A的源/漏区中的鳍片C的尺寸或对其合并的制程经执行以降低源/漏区的电阻和/或更易于建立与源漏区的电性接触。

在FinFET装置A中，栅极结构D包围鳍片C的全部或部分的两侧及上表面以形成三栅极结构，从而使用具有三维结构而非平面结构的沟道。在一些情况下，在鳍片C的顶部设置绝缘覆盖层，例如氮化硅，且该FinFET装置仅有双栅极结构(仅侧壁)。与平面场效应晶体管不同，在FinFET装置中，沟道垂直于半导体衬底的表面形成，以缩小该半导体装置的物理尺寸。另外，在FinFET中，装置的漏区的结电容大大降低，这往往显着降短沟道效应。当在FinFET装置的栅极电极上施加适当的电压时，鳍片C的表面(以及接近该表面的内部)，也就是鳍片中垂直取向侧壁以及顶部上表面，形成有助于电流传导的表面反型层或体反型层。在FinFET装置中，“沟道-宽度”经估计约为两倍的垂直的鳍片-高度加上鳍片的顶部表面的宽度(也就是鳍片宽度)。在与平面晶体管装置的占用面积(footprint)相同的占用面积中可形成多个鳍片。因此，对于给定的制图空间(plot space)(或占用面积(foot-print))，与平面晶体管装置相比，FinFET装置往往能够产生显着更高的驱动电流密度。另外，由于FinFET装置上的“鳍形(fin)”沟道的优越栅极静电控制，因此与平面场效应晶体管的漏电流相比，在装置“关闭”以后，FinFET装置的漏电流显着降低。总之，与平面场效应晶体管的结构相比，FinFET装置的三维结构是优越的MOSFET结构，尤其是在20纳米及20纳米以下的CMOS技术节点中。

装置制造商在不断地被迫生产相对前一代装置具有更高性能及更低生产成本的集成电路产品。这样，装置设计人员花费大量的时间和精力来最大化装置性能，同时寻求降低制造成本并提升制造可靠性的途径。在三维装置方面，装置设计人员已经花费了很多年并采用各种技术以努力提升此类装置的性能及可靠性。目前，装置设计人员正在研究使用替代半导体材料例如III-V材料来制造FinFET装置，以试图增强此类装置的性能，例如支持低电压操作。

不过，在硅衬底(行业中使用的主要衬底)上集成此类替代材料并不是一件容易的事情，特别是由于此类替代材料与硅之间的晶格常数(lattice constant)的很大差异。也就是说，参照图1A，鳍片C的替代鳍片材料部分C2的晶格常数可能大于鳍片C的衬底鳍片部分C1的晶格常数。由于晶格常数的这种不匹配(mismatch)，可能在替代鳍片材料部分C2中形成或创建无法接受的大量缺陷。这里及所附权利要求中所说的“缺陷(defect)”是指鳍片C的替代鳍片材料部分C2的结晶结构中的失配位错(misfit discloation)。

关于在彼此上面形成此类晶格常数不匹配的材料，有一个通常被称为材料的“临界厚度”的概念。术语“临界厚度”通常指材料处于三个状态中的其中一个，也就是“稳定(stable)”、“亚稳定(metastable)”或“伴随缺陷的松弛(relaxed-with-defects)”状态。这三个状态通常也反映材料上的的应变的状态。也就是说，稳定材料处于完全应变状态(fully-strained condition)，在该材料的至少一结晶平面中100％应变；伴随缺陷的松弛材料是在所有的结晶平面中都具有零应变的材料；以及亚稳定材料所应变的程度是在该亚稳定材料的至少一结晶平面中处于零应变以上但小于100％应变。一般来说，与完全松弛(fully relaxed)、无应变(unstrained)的材料相比，完全应变(稳定)材料或部分应变(partially-strained)(亚稳定)材料具有较少的缺陷。

图1B显示从发表于Advanced Materials杂志(11(3),101-204(1999))上，作者为Douglas J.Paul，名称为“Silicon-GermaniumStrained Layer Materials in Microelectronics”的文章中摘选的图形。图1B以图形方式说明硅锗材料的这三个状态(Si_1-xGe_x；x＝0-1)。垂直轴是以纳米表示的临界厚度。水平轴是硅锗材料中锗的浓度。水平轴上最左边的点为纯硅(锗浓度等于0.0)。水平轴上最右边的点为纯锗(锗浓度等于1.0)。两条曲线R和S定义具有不同锗浓度级的硅锗材料的稳定、亚稳定以及伴随缺陷的松弛区域。在曲线R的上方及右边是处于伴随缺陷的松弛状态的材料。在曲线S的下方及左边是处于稳定状态的材料。在两个曲线R和S之间的区域定义处于亚稳定状态的材料区。

为使有关临界厚度的术语更加精确，将在这里以及所附权利要求中使用术语“稳定临界厚度”来指可在衬底材料上方(也就是无约束(unconfined)的生长环境中)以基本无缺陷(defect-free)且“完全应变”状态形成的材料的最大厚度。另外，在这里以及所附权利要求中使用的术语“亚稳定临界厚度”将用于指可在衬底材料上方(也就是无约束的生长环境中)以亚稳定状态形成的材料的最大厚度。如上所述，处于亚稳定状态的材料是经历一定程度的应变松弛(strain-relaxation)，但仍在该亚稳定材料的一结晶平面中保留一定程度应变(也就是1-99％应变但不是100％应变)的材料，从而在该亚稳定材料本身中通常没有形成缺陷。不过，亚稳定材料在替代材料与硅衬底之间的界面处可能具有或者可能不具有一定数量的缺陷，取决于发生于该材料的应变松弛量。

请参照图1B，纯锗层(锗浓度等于1.0)在厚度达约1至2纳米(点CT1)时可处于稳定状态，且当厚度在约2至4纳米之间(点CT2)时可处于亚稳定状态。当厚度在约4纳米以上时，纯锗层将处于伴随缺陷的松弛状态。相反，具有50％锗浓度的硅锗层在厚度达约4纳米(点CT3)时可处于稳定状态，且当厚度在约4至30纳米之间(点CT4)时可处于亚稳定状态。当厚度在约30纳米以上时，具有50％锗浓度的硅锗层将处于伴随缺陷的松弛状态。

处于伴随缺陷的松弛状态的材料是包含可见缺陷的材料，这些缺陷表明该材料已松弛至已在该材料中形成缺陷的程度。例如，图1C显示FinFET装置的剖切鳍片的TEM(投射电子显微镜)照片(沿该鳍片的轴向长度“L”剖切)，其中，衬底鳍片C1由硅组成，该鳍片的替代鳍片材料部分C2由具有50％锗浓度的硅锗组成(SiGe_0.5)。图1C中标示该鳍片的轴向长度方向“L”和高度方向“H”。在该示例中，替代鳍片材料C2的厚度或高度“H”约为30纳米，这一厚度大于该材料的亚稳定临界厚度(依据图1B约为30纳米)。因此，替代鳍片材料C2处于伴随缺陷的松弛状态且遍及替代鳍片材料C2以及在材料C1/C2之间的界面处可见缺陷。这样，在该示例中，图1C中所示的替代鳍片材料C2在全部三个方向-轴向长度L、高度H以及宽度W完全松弛，也就是说，它处于伴随缺陷的松弛状态。

又例如，当形成于硅衬底上(也就是无约束生长环境中)时，基本纯的锗层(锗浓度等于1.0)可具有约1至2纳米的最大稳定临界厚度。形成厚度为1至2纳米或更小的基本纯的锗层会被认为是稳定的完全应变的锗层。相反，具有约50％锗浓度的硅锗层(SiGe_0.5)可具有约4纳米的最大稳定临界厚度且基本无缺陷，也就是处于稳定状态。不过，如果生长超出其各自的最大稳定临界厚度值，则这样一锗层或硅锗层将不再被认为是稳定材料。当这样一材料层所生长至的厚度大于其最大稳定临界厚度且小于其最大亚稳定厚度时，它被认为是亚稳定材料，将开始经历一定程度的松弛，也就是说，沿该材料的结晶平面的其中一个或多个将有一定程度的应变松弛，并且在替代鳍片材料与衬底鳍片之间的界面处或附近可能存在或可能不存在一些缺陷。这样，一般来说，在硅上形成稳定、完全应变、基本无缺陷的替代材料被限制于极薄的替代材料层。

在替代材料鳍片结构中存在缺陷将不利于装置操作。在形成此类替代鳍片材料中研究使用的一个制程是深宽比限制(aspect-ratio-trapping；ART)。一般来说，该ART制程包括在半导体衬底(例如硅)上方形成掩膜层(masking layer)(例如二氧化硅)，图案化该掩膜层以定义暴露下方衬底的沟槽，以及执行外延生长制程(epitaxial growth process)以在该暴露衬底上形成替代鳍片材料(alternative fin material)，例如硅锗，其中，该生长被限于该沟槽内。也就是说，ART制程包括在深宽比为5或更大的高深宽比二氧化硅沟槽中外延生长完全松弛、无应变的材料异质结构以努力减少缺陷。在一些应用中，ART制程可包括形成具有很高深宽比(例如约25至30)的沟槽。重要的是，在ART制程中，沟槽制作得足够深，从而将在替代鳍片材料中生成的缺陷限制在或接近初始沟槽的底部以及略高于衬底材料与替代鳍片材料之间的界面的沟槽的侧壁中。生成的缺陷的量以及此类缺陷的蔓延将取决于衬底的晶向。ART制程的目的在于：当含缺陷鳍片材料存在于或接近沟槽的底部时，外延生长的替代鳍片材料的最上部分将为基本无缺陷的材料，但重要的是，它是无应变材料。也就是说，替代鳍片材料在所有的结晶平面中，例如在与鳍片的轴向长度方向、高度方向以及宽度方向对应的结晶平面中完全松弛。这种情况的发生归因于缺陷被“限制”在或接近沟槽的底部，从而在沟槽的下部中的替代鳍片材料的含缺陷部分的上方形成基本无缺陷的替代鳍片材料。与类似结构的覆被生长相比，ART制程降低无缺陷生长的材料要求的厚度。不过，在ART生长制程中，在替代鳍片材料的底部存在故意形成的缺陷，在异质结构的界面处也存在缺陷，且所生长的材料通常较厚，例如约200至300纳米，它与鳍片高度方向对应。缺陷沿替代鳍片材料的111晶向生成并被沟槽的侧壁限制或阻止。

本发明旨在提供用以形成FinFET半导体装置的替代鳍片的各种方法。

发明内容

下面提供本发明的简要总结，以提供本发明的一些实施态样的基本理解。本发明内容并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化的概念，作为后面所讨论的更详细说明的前序。

一般来说，本发明旨在提供用以形成FinFET半导体装置的替代鳍片的各种替代生长方法。本发明揭露的一种示例方法包括：在位于由第一半导体材料组成的衬底上方的绝缘材料层中形成沟槽，其中，该沟槽具有小于或等于20纳米的底部宽度以及60纳米或更小的深度；以及执行外延沉积制程，以在该衬底上方形成稳定的替代鳍片材料，其中，该替代鳍片具有60纳米或更小的高度且其沿与该替代鳍片的轴向长度方向对应的结晶平面完全应变，以及其中，该替代鳍片由与该第一半导体材料不同的第二半导体材料组成。

本发明揭露的另一种示例方法包括：在位于由第一半导体材料组成的衬底上方的绝缘材料层中形成沟槽，其中，该沟槽具有小于或等于20纳米的底部宽度以及60纳米或更小的深度；以及执行外延沉积制程，以在该衬底上方形成稳定的替代鳍片材料，其中，该替代鳍片由与该第一半导体材料不同的第二半导体材料组成，该替代鳍片所具有的高度大于该第二半导体材料的无约束稳定临界厚度，且该替代鳍片遍及其整个高度具有10⁴缺陷/厘米²或更低的缺陷密度。

本发明揭露的又一种示例方法包括：在位于由第一半导体材料组成的衬底上方的绝缘材料层中形成沟槽，其中，该沟槽具有小于或等于20纳米的底部宽度以及60纳米或更小的深度；以及执行外延沉积制程，以在该衬底上方形成亚稳定的替代鳍片材料，其中，该替代鳍片具有60纳米或更小的高度且其沿与该替代鳍片的轴向长度方向对应的结晶平面部分应变，以及其中，该替代鳍片由与该第一半导体材料不同的第二半导体材料组成。

本发明揭露的另一种示例方法包括：在位于由第一半导体材料组成的衬底上方的绝缘材料层中形成沟槽，其中，该沟槽具有小于或等于20纳米的底部宽度以及60纳米或更小的深度；以及执行外延沉积制程，以在该衬底上方形成亚稳定的替代鳍片材料，其中，该替代鳍片由与该第一半导体材料不同的第二半导体材料组成，该替代鳍片所具有的高度大于该第二半导体材料的无约束亚稳定临界厚度，且该替代鳍片遍及其整个高度的至少90％具有10⁵缺陷/厘米²或更低的缺陷密度。

附图说明

结合附图参照下面的说明可理解本发明，这些附图中类似的附图标记代表类似的元件，其中：

图1A至1C显示现有技术FinFET装置的示例，其中，该装置的鳍片由形成于衬底鳍片上方的替代鳍片材料组成。

图2A至2L显示本发明用以形成FinFET半导体装置的替代鳍片的各种示例的新颖的替代生长方法。

尽管这里揭露的发明主题容许各种修改及替代形式，但附图中以示例形式显示本发明主题的特定实施例，并在此进行详细说明。不过，应当理解，这里对特定实施例的说明并非意图将本发明限于所揭露的特定形式，相反，意图涵盖落入由所附权利要求定义的本发明的精神及范围内的所有修改、等同及替代。

具体实施方式

下面说明本发明的各种示例实施例。出于清楚目的，不是实际实施中的全部特征都在本说明书中进行说明。当然，应当了解，在任意此类实际实施例的开发中，必须作大量的特定实施决定以满足开发者的特定目标，例如符合与系统相关及与商业相关的约束条件，该些约束条件因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但其仍然是本领域技术人员借助本说明书所执行的常规程序。

下面参照附图说明本发明。附图中示意各种结构、系统及装置仅是出于解释目的以及避免使本发明与本领域技术人员已知的细节混淆。然而，本发明仍包括该些附图以说明并解释本发明的示例。这里所使用的词语和词组的意思应当被理解并解释为与相关领域技术人员对这些词语及词组的理解一致。这里的术语或词组的连贯使用并不意图暗含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图具有特定意思，亦即不同于本领域技术人员所理解的意思，则此类特别定义会以直接明确地提供该术语或词组的特定定义的定义方式明确表示于说明书中。

本发明旨在提供用以形成FinFET半导体装置的替代鳍片的各种替代生长方法。这里所揭露的方法可用于制造N型装置或P型装置，且利用“先栅极(gate-first)”或“替代栅极(replacement gate)”(“后栅极(gate-last)”或“后栅极金属(gate-metal-last)”)技术可形成此类装置的栅极结构。在完整阅读本申请以后，本领域的技术人员很容易了解，该方法适用于各种装置，包括但不限于，逻辑装置、存储器装置等，且这里所揭露的方法可用于形成N型或P型半导体装置。下面参照附图详细说明这些方法及装置的各种示例实施例。

可利用各种技术形成这里所揭露的替代鳍片。图2A至2L显示用以形成FinFET半导体装置的各种替代生长方法。如附图所示，在由第一半导体材料例如硅等组成的半导体衬底10上方形成装置100。所示衬底10可为块体半导体衬底，或者可为绝缘体上硅(silicon-on-insulator；SOI)衬底或绝缘体上硅锗(silicon-germanium-on-insulator；SGOI)衬底的主动层。因此，术语“衬底”、“半导体衬底”或“半导体化衬底”应当被理解为涵盖所有的半导体材料以及此类半导体材料的所有形式。

在如图2A所示的制造点，已在衬底10上方形成图案化蚀刻掩膜16。在一示例实施例中，可利用已知的侧壁图像转移技术和/或光刻技术结合执行已知的蚀刻技术来图案化图案化蚀刻掩膜16。图案化蚀刻掩膜16可由多种不同的材料组成并采取多种不同的形式。本质上，图案化蚀刻掩膜16为代表性质，因为它可由多种材料组成，例如氮化硅、氮氧化硅、氧化铪等。而且，图案化蚀刻掩膜16可由多层材料组成。例如，图案化蚀刻掩膜16可由二氧化硅层(例如衬垫氧化物层)和氮化硅层(例如衬垫氮化物层)组成。通过执行已知的沉积制程，例如化学气相沉积(CVD)制程、原子层沉积(ALD)制程等在衬底10上方形成这些层。通过在该一个或多个沉积材料层上方形成图案化光阻蚀刻掩膜(未图示)并接着通过该图案化光阻蚀刻掩膜在该(些)层上执行一个或多个蚀刻制程来图案化图案化蚀刻掩膜16。因此，图案化蚀刻掩膜16的特定形式及组成以及其制造方式不应被视为本发明的限制。

请参照图2B，接着，通过图案化蚀刻掩膜16在衬底10上执行蚀刻制程，例如干式或湿式蚀刻制程，以形成多个沟槽14。该蚀刻制程导致定义多个衬底鳍片20。在一些应用中，可执行另外的蚀刻制程以降低衬底鳍片20的宽度或“薄化”鳍片20，不过这样一薄化制程未显示于附图中。出于揭露及权利要求目的，术语“鳍片”或“多个鳍片”的使用应当被理解为指的是未经薄化的鳍片以及已经历这样一薄化蚀刻制程的鳍片。

请继续参照图2B，沟槽14及衬底鳍片20的总体尺寸、形状及配置可依据特定的应用而变化。沟槽14的深度14D及宽度14W可依据特定的应用而变化。在一示例实施例中，基于当前的技术，沟槽14的深度14D可在约30至150纳米的范围内，且沟槽14的宽度14W可为约20纳米或更小。在一些实施例中，衬底鳍片20可具有在约15至20纳米范围内的最终宽度20W。在附图所示的示例中，沟槽14及衬底鳍片20都具有一致的尺寸及形状。不过，实施这里所揭露的发明的至少一些态样并不要求沟槽14及衬底鳍片20在尺寸及形状上具有这样的一致性。在这里所示的例子中，通过执行非等向性蚀刻制程来形成沟槽14，从而导致沟槽14具有示意显示的大体呈矩形的配置。在实际的真实装置中，沟槽14的侧壁稍微向内收窄，不过在图中未显示该配置。在一些情况下，沟槽14在接近沟槽14的底部可具有凹入轮廓。与通过执行非等向性蚀刻制程形成的沟槽14的通常为矩形的配置相比，通过执行湿式蚀刻制程形成的沟槽14往往具有更圆角化的配置或非线性配置。因此，沟槽14及衬底鳍片20的尺寸及配置以及其制造方式不应被视为本发明的限制。出于揭露方便的目的，在后续附图中仅显示基本呈矩形的沟槽14及衬底鳍片20。

接着，如图2C所示，在该装置的沟槽14中形成绝缘材料层22，以使其过填充沟槽14。绝缘材料层22可由多种不同的材料组成，例如二氧化硅等，且其可通过执行多种技术例如CVD、旋涂等形成。在一示例实施例中，绝缘材料层22可为通过执行CVD制程形成的可流动氧化物材料。这样一种可流动氧化物材料适用于具有不同配置的衬底鳍片20，甚至具有凹入轮廓的衬底鳍片20。在图2C所示的例子中，绝缘材料层22的表面22S是绝缘材料层22的“沉积”表面。在该示例中，绝缘材料层22的表面22S可略高于图案化蚀刻掩膜16的上表面。

接着，如图2D所示，可执行一个或多个化学机械抛光(CMP)制程来平坦化表面22S，并利用图案化蚀刻掩膜16来停止该CMP制程。在这样一CMP制程以后，绝缘材料层22的表面22S基本与图案化蚀刻掩膜16的表面16S齐平。

接着，如图2E所示，执行一个或多个蚀刻制程(湿式或干式)，以自衬底鳍片20上方移除图案化蚀刻掩膜16，从而定义多个衬底鳍片开口17。这些开口17暴露衬底鳍片20的上表面20S以供进一步处理。在一示例实施例中，通过使用当前技术，衬底鳍片开口17可具有约15至20纳米的底部宽度17W以及约30至60纳米的高度或深度17D。一般来说，衬底鳍片开口17具有小于约3至3.5的深宽比(aspect ratio；L/D)。一般来说，衬底鳍片开口17的深度17D约等于或略大于将要在开口17中形成的替代鳍片材料的总体高度。重要的是，通过使用这里所揭露的约束替代生长(confined replacement growth)方法，衬底鳍片开口17的深度17D大于将要在开口17中形成的替代半导体材料的无约束稳定临界厚度。在这里以及所附权利要求中所使用的针对特定材料的用语“无约束稳定临界厚度”是指在硅衬底上或具有较宽宽度(例如800纳米或更大)的沟槽中覆被沉积(通过执行外延沉积制程)基本无缺陷、完全应变、稳定的该特定材料层所达的厚度。另外，在这里以及所附权利要求中所使用的针对特定材料的用语“无约束亚稳定临界厚度”是指在硅衬底上或具有较宽宽度(例如800纳米或更大)的沟槽中覆被沉积(通过执行外延沉积制程)部分应变、亚稳定的该特定材料层所达的厚度。尽管附图中未显示，但在移除图案化蚀刻掩膜16以后，如需要，可执行另一蚀刻制程，例如干式、湿式或气相蚀刻制程，以降低衬底鳍片20的高度，也就是增加衬底鳍片开口17的深度17D。

接着，如图2F所示，执行外延沉积制程，以在衬底鳍片20的上表面20S上的衬底鳍片开口17中形成具有厚度24T的多个替代鳍片24。这里形成的替代鳍片24可处于稳定或亚稳定状态。重要的是，在一示例实施例中，形成这里所揭露的替代鳍片24，以使其处于稳定、完全应变状态，其中，替代鳍片24沿其轴向长度方向完全应变(100％)-也就是单轴完全应变材料。在这样一单轴、完全应变状态中，替代鳍片24遍及其整个厚度24T基本无缺陷(substantially defect-free)，也就是说，替代鳍片24从其与衬底鳍片20的界面20S处直至替代鳍片24的整个厚度24T(或高度)基本无缺陷。也就是说，通过使用这里所揭露的方法，可形成具有厚度24T(或高度)的稳定替代鳍片24，该厚度(或高度)大于替代鳍片24的材料的无约束稳定临界厚度，也就是说，衬底鳍片开口17的深度17D大于稳定替代鳍片24的材料的无约束稳定临界厚度。这里以及所附权利要求中提及鳍片材料为“稳定材料”或处于“稳定状态”意味着该材料沿与替代鳍片24的轴向长度对应的结晶平面处于完全应变(100％)状态，且该材料具有低于10⁴缺陷/厘米²的缺陷密度。

在另一示例实施例中，替代鳍片24可形成于亚稳定状态，其中，它们沿与鳍片24的轴向长度方向(垂直于图2F的绘图平面)对应的结晶平面部分应变(1-99％应变)-也就是单轴、部分应变材料。这里及所附权利要求中提及鳍片材料为“亚稳定材料”或处于“亚稳定状态”意味着该材料沿与替代鳍片24的轴向长度方向对应的结晶平面处于部分应变(1至99％)状态，且该材料具有低于10⁵缺陷/厘米²的缺陷密度。当替代鳍片24处于亚稳定状态时，在与衬底鳍片20的界面处接近的替代鳍片24的部分或区域24X，例如在具有约2至5纳米的厚度的区域24X中存在的缺陷数量大于该亚稳定材料中除此以外存在的缺陷的数量，例如高于10⁵缺陷/厘米²，但除此以外，替代鳍片24在含缺陷界面区域24X上方可能仍具有低于10⁵缺陷/厘米²的缺陷密度，也就是说，亚稳定替代鳍片24遍及其整个高度24T的至少90％可具有10⁵缺陷/厘米²或更低的缺陷密度。也就是说，通过使用这里所揭露的方法，可形成具有厚度24T(或高度)的亚稳定替代鳍片24，该厚度(或高度)大于亚稳定替代鳍片24的材料的无约束亚稳定临界厚度，也就是说，衬底鳍片开口17的深度17D大于替代鳍片24的材料的无约束亚稳定临界厚度。

这里所述的各种材料的缺陷密度可由已知的X射线衍射(x-raydiffraction)技术确定。一般来说，此类X射线衍射技术涉及自摇摆曲线(rocking curves)或通过对称及不对称倒易空间映射(symmetricand asymmetric reciprocal space mapping)(映射)进行缺陷密度解析(defect density elucidation)。

替代鳍片24由与衬底鳍片20的半导体材料不同的半导体材料组成。替代鳍片24可由多种不同的半导体材料组成，例如硅锗、硅碳、一种或多种III-V材料、一种或多种II-VI材料、InP(磷化铟)、InAs(砷化铟)、GaAs(砷化镓)、InGaAs(砷化铟镓)、InSb(锑化铟)、InGaSb(锑化铟镓)等或其组合，且可经掺杂(原位)或不掺杂。在一示例实施例中，替代鳍片24可为处于稳定状态的硅锗或含锗材料，且稳定或亚稳定替代鳍片24的厚度24T(或高度)可为约65纳米，这一高度足以允许在FinFET装置上形成沟道区。在所示例子中，执行外延沉积制程，一直持续到替代鳍片24的上表面与绝缘材料层22的上表面基本齐平时为止。在完整阅读本申请以后，本领域的技术人员将了解，由于制程的本质以及不同材料之间的晶格常数的差别，所有此类外延生长异质结构会呈现至少某种程度的缺陷。例如，即使是完全应变、稳定的替代鳍片材料也会呈现某种程度的缺陷。亚稳定材料(松弛至某种程度的部分应变材料)也会呈现缺陷，其程度可能大于以类似方式生长的稳定材料的程度。

图2G显示在绝缘材料层22上执行蚀刻制程以降低其厚度从而形成具有凹入表面22R的绝缘材料层以后的装置100。绝缘材料层22的凹入表面22R基本定义替代鳍片24的最终的主动鳍片高度24H。最终的主动鳍片高度24H可依据特定的应用而变化，且在一示例实施例中，最终的主动鳍片高度24H可在约30至60纳米的范围内。

在图2H所示的制程点，可利用传统的制造技术完成示例FinFET装置100。例如，图2H显示形成装置100的示例栅极结构30以后的装置100。在一示例实施例中，示意栅极结构30包括示例栅极绝缘层30A以及示例栅极电极30B。栅极绝缘层30A可由多种不同的材料组成，例如二氧化硅、高k(k大于10)绝缘材料(其中k为相对介电常数)等。类似地，栅极电极30B也可由例如多晶硅或非晶硅等材料组成，或者可由充当栅极电极30B的一个或多个金属层组成。在完整阅读本申请以后，本领域的技术人员将意识到，附图中所示的装置100的栅极结构30，也就是栅极绝缘层30A和栅极电极30B，本质上为代表性质。也就是说，栅极结构30可由多种不同的材料组成，且它可具有多种配置，且栅极结构30可利用“先栅极”或“替代栅极”技术制造。在一示例实施例中，可执行氧化制程或共形沉积制程，以在替代鳍片24上形成由例如二氧化硅、氮化硅、氧化铪、高k(k值大于10)绝缘材料等材料组成的栅极绝缘层30A。随后，可在装置100上方沉积栅极电极材料30B以及栅极覆盖材料层(未图示)，且该些层可通过已知的光刻及蚀刻技术图案化并通过已知的CMP(化学机械抛光)技术平坦化。接着，利用传统的技术，覆被沉积(blanket-depositing)间隙壁材料层并接着执行非等向性蚀刻来定义间隙壁，从而邻近栅极结构30形成侧间隙壁(sidewall spacers)(未图示)。

在发明人提交的名称为“Methods of Forming Low DefectReplacement Fins for a FinFET Semiconductor Device and theResulting Devices”的共同待决美国专利申请序列号13/839,998(2013年3月15日提交)中阐述了可形成这里所述的替代鳍片24的其它技术，其全部内容通过参考纳入本申请。一般来说，该共同待决专利申请说明一制程，通过该制程至少使衬底鳍片20的侧壁基本朝向衬底10的<100>晶向(crystallographic direction)。在一些实施例中，鳍片的长轴还可朝向衬底10(对于(100)衬底)的<100>方向或者长轴朝向衬底10(对于(110)衬底)的<110>方向。也就是说，在这里所示的剖视图中，衬底鳍片20的侧壁基本位于衬底10的<100>晶向。衬底鳍片20的侧壁精确位于<100>晶向的程度取决于衬底鳍片20的剖视形状。若为锥形衬底鳍片20，由于衬底鳍片20的锥形形状，此类锥形鳍片的侧壁可能略偏离<100>方向。当然，如需要，衬底鳍片20可经制造而具有更加垂直取向的侧壁或者基本垂直的侧壁。衬底鳍片20的侧壁越垂直，它们所处位置越接近衬底10的<100>方向。因此，当提到这里所揭露的衬底鳍片20的长轴或中心线位于衬底10的<100>方向时，其意图覆盖如此取向的衬底鳍片20而无关其剖视配置，也就是无关衬底鳍片20的剖切视图是否呈锥形或矩形或任意其它形状。

图2I至2J显示装置的TEM照片的放大部分，其中使用这里所揭露的方法以在衬底鳍片20上形成亚稳定替代鳍片24。图2I显示替代鳍片24/衬底鳍片20的剖视图，其中，衬底鳍片24/20的长轴(轴向长度)(进出该绘图页的轴)位于(100)硅衬底10的<100>方向。在如图2I所示的锥形衬底鳍片20的情况下，由于所示鳍片24的锥形形状，此类锥形鳍片的侧壁略偏离<100>方向。图2J显示经由替代鳍片24/衬底鳍片20的长轴(轴向长度)所作的替代鳍片24/衬底鳍片20的剖视图。

在所示例子中，亚稳定替代鳍片24由锗制成，并通过执行外延沉积制程形成。该外延沉积制程的条件如下：温度为450℃，压力为10托，持续时间约10分钟，使用锗烷作为前驱气体。在该示例中，由纯锗制成的亚稳定替代鳍片24具有约60纳米的厚度24T以及约10纳米的中部宽度或厚度24W。重要的是，从剖视图观看，尽管在衬底鳍片20与替代鳍片24之间的界面20S处清晰存在缺陷37，但遍布亚稳定替代鳍片24的其余厚度24T(或高度)的缺陷如果有也不多。在该示例中，亚稳定替代鳍片24在厚度24T(高度)方向及宽度24W方向完全松弛，但在轴向长度方向部分应变。图2J显示替代鳍片24与衬底鳍片20之间的界面20S沿替代鳍片24/衬底鳍片20的轴向长度也基本无缺陷。通常，用于形成如图2I至2J所示的亚稳定替代鳍片24的锗材料具有约1至2纳米的无约束最大稳定临界厚度(如上面定义)以及约4纳米的无约束最大亚稳定临界厚度。当厚度超过该无约束最大亚稳定临界厚度时，通常预期用于替代鳍片24的锗材料会开始呈现标示应力松弛程度与处于亚稳定状态的材料不一致的缺陷，也就是呈现与处于超出亚稳定材料的松弛点的锗材料一致的缺陷程度。换句话说，通过在衬底上生长替代鳍片材料层(厚度大于其最大亚稳定临界厚度)，接着蚀刻该替代材料层来定义鳍片，接着在所生长的经蚀刻的鳍片之间形成氧化物材料而形成的先前技术替代鳍片材料例如硅锗会沿材料的三个轴向(也就是鳍片的宽度、鳍片的垂直高度以及鳍片的轴向长度)完全松弛。这样一鳍片结构会呈现大量的缺陷，例如图1C所示的鳍片部分C2中所示的这些缺陷。相反，通过使用这里所揭露的方法，如图2I至2J所示的亚稳定替代鳍片24生长达到的厚度大于其最大亚稳定临界厚度，但它在所有三个平面不会完全松弛，也就是说，它沿轴向长度方向部分应变。也就是说，尽管图2I至2J所示的亚稳定替代鳍片24在鳍片厚度24T(高度)及鳍片宽度方向24W都完全松弛，但亚稳定替代鳍片24沿亚稳定替代鳍片24的轴向长度(见图2J)并不完全松弛。相反，尽管亚稳定替代鳍片24生长达到的厚度大于替代鳍片24的材料的最大亚稳定临界厚度，但亚稳定替代鳍片24为部分应变，例如沿亚稳定替代鳍片24的轴向长度在亚稳定替代鳍片24的中部约50％应变。也就是说，通过使用这里所揭露的新颖方法，形成具有厚度24T的亚稳定替代鳍片24，该厚度大于用于形成亚稳定替代鳍片24的锗材料的无约束亚稳定临界厚度。

图2K至2L显示装置的TEM照片的放大部分，其中使用这里所揭露的方法以在衬底鳍片20上形成稳定替代鳍片24。图2K显示替代鳍片24/衬底鳍片20的剖视图，其中，衬底鳍片24/20的长轴(轴向长度)(进出该绘图页的轴)位于(100)硅衬底10的<100>方向。在如图2K所示的锥形衬底鳍片20的情况下，由于所示鳍片24的锥形形状，此类锥形鳍片的侧壁略偏离<100>方向。图2L显示经由替代鳍片24/衬底鳍片20的长轴(轴向长度)所作的替代鳍片24/衬底鳍片20的剖视图。

在所示例子中，稳定替代鳍片24由硅锗(SiGe_0.75)制成，并通过执行外延沉积制程形成。该外延沉积制程的条件如下：温度为450℃，压力为10托，持续时间约10分钟，使用锗烷作为前驱气体(precursorgas)。在该示例中，由硅锗制成的稳定替代鳍片24具有约60纳米的厚度24T以及约10纳米的中部宽度或厚度24W。重要的是，从剖视图观看，替代鳍片24遍及其厚度24T(或高度)以及在界面20S处基本无缺陷。在该示例中，稳定替代鳍片24在厚度24T(高度)方向及宽度24W方向完全松弛，但在轴向长度方向完全应变。通常，用于形成如图2K至2L所示的稳定替代鳍片24的硅锗(SiGe_0.75)材料具有约3纳米的无约束最大稳定临界厚度(如上面定义)。当厚度超过该无约束最大稳定临界厚度时，通常预期用于替代鳍片24的硅锗(SiGe_0.75)材料会开始呈现标示应力松弛程度与处于稳定状态的材料不一致的缺陷，也就是呈现与处于超出稳定材料的松弛点的硅锗(SiGe_0.75)材料一致的缺陷程度。不过，通过使用这里所揭露的方法，形成具有厚度24T的如图2K至2L所示的稳定替代鳍片24，该厚度大于用以形成稳定替代鳍片24的硅锗(SiGe_0.75)材料的无约束最大稳定临界厚度。

在完整阅读本申请以后，本领域的技术人员将了解，这里所揭露的方法基本目的在于提供用以形成FinFET装置的稳定及亚稳定替代鳍片的各种方法。此类稳定及亚稳定替代鳍片结构的形成促进了与先前技术装置相比可以较高效率操作的装置及电路的形成。这里所揭露的替代鳍片制程不同于本申请的背景部分中讨论的ART制程。在典型的先前技术ART制程中，替代鳍片材料生长于具有较大深宽比(例如25至30)的沟槽中。因此，替代鳍片材料生长达到的厚度(或鳍片高度)在200至300纳米之间或更大。在该ART制程中，通常在与衬底鳍片与替代鳍片材料之间的界面邻近的区域中故意创建大量的缺陷并将其限制于沟槽的侧壁。通常，该区域在这两材料之间的界面上方延伸约50纳米厚度(或高度)的距离。接着，随着替代鳍片材料继续生长，在替代材料中的缺陷密度逐渐降低。替代材料的额外厚度(或高度)被认为是必需的，以使替代材料在衬底鳍片与替代鳍片材料之间的界面上方较大距离处完全松弛(在所有三个方向)。也就是说，使替代鳍片材料生长至如此大的厚度(鳍片高度)，以“避免”或限制衬底鳍片的结晶结构对替代鳍片材料的生长的影响。在该ART制程中，在衬底鳍片与替代鳍片材料之间的界面上方的某位置，硅衬底鳍片的较小晶格结构对于锗材料的较大晶格结构几乎无影响。因此，在该高度，在基本结晶的锗材料上开始生长(及继续生长)相对无缺陷的锗材料，尽管是在完全松弛状态。因此，在先前技术ART制程中，装置设计人员努力生长由此类替代材料构成的很厚(或高)的鳍片，以接近替代鳍片材料的上部形成相对无缺陷、完全松弛的替代鳍片材料。

相反，在这里所揭露的替代鳍片制程中，发明人发现：与利用ART制程生长很厚的替代鳍片材料层的努力相反，可在较薄(与传统ART制程相比)的层中形成稳定或亚稳定替代鳍片材料，其中，该替代鳍片材料的质量及总体厚度(或高度)足以支持FinFET装置的鳍片沟道形成。而且，与ART制程不同，在这里所揭露的方法中，替代鳍片生长于具有较小深宽比的沟槽中，且与利用传统ART制程技术形成200至300纳米厚的替代鳍片材料相比，这里的替代鳍片材料生长至较薄的厚度(或高度)，例如30至60纳米。这个至关重要且令人惊讶的发现促进了稳定及亚稳定鳍片材料的形成，这些材料可用以形成FinFET装置的鳍片。

由于本领域的技术人员借助这里的教导可以很容易地以不同但等同的方式修改并实施本发明，因此上述特定的实施例仅为示例性质。例如，可以不同的顺序执行上述制程步骤。而且，本发明并不限于这里所示架构或设计的细节，而是如下面的权利要求所述。因此，显然，可对上面揭露的特定实施例进行修改或变更，所有此类变更落入本发明的范围及精神内。因此，下面的权利要求规定本发明的保护范围。