外延掺杂的锗锡合金的形成方法

摘要

在此描述用于形成锗锡层的方法与所得的实施例。将锗前驱物与锡前驱物提供至腔室，且在基板上形成锗锡的外延层。锗锡层选择性沉积在基板的半导体区域上，且可包括具有改变的锡与掺杂剂浓度的厚度区域。可通过交替地或同步地将卤化物气体流入以蚀刻基板表面而选择性沉积锗锡层。

说明书

发明背景

发明领域

在此描述的技术涉及半导体装置的制造。更详言之，描述使用四族合金材料而形成场效应晶体管的方法。

相关技术的描述

锗是用于CMOS晶体管的第一材料之一。然而，由于相较于锗，硅大量丰存，所以硅已成为CMOS制造上的占极大优势的半导体材料的选择。当根据摩尔定律装置几何大小减少时，晶体管部件的尺寸使工程师在致力于制作更小、更快、使用更低功率、且生成更少热的装置上面临挑战。例如，当晶体管的尺寸减少，晶体管沟道区域变得更小，且沟道的电子性质变得更不可行，且电阻率更高、阈值电压也更高。

通过使用嵌在源极/漏极区域中的硅锗压力源(stressor)，而增加硅沟道区域中的载子迁移率，此强化硅的本征迁移率。然而，对于未来的节点而言，需要更高迁移率的装置。

已建议转换至迁移率比硅更高的材料，诸如用于pMOSFET的锗。然而，锗的迁移率并未比应变硅卓越，除非锗也经应变。最近，已发现生长在源极漏极区域上的锗锡(GeSn)具有制作卓越锗pMOSFET沟道的应变，这是利用锗/GeSn晶格的不匹配。

横跨材料结构之一者或材料结构的层叠的导电率是CMOS形成上的重要面向(facet)。整体导电率是载子迁移率、载子浓度、与材料间能带对准(bandalignment)的函数。在这些方面，GeSn是具有吸引力的。高载子迁移率层将比低迁移率层更受惠于增加的载子浓度。掺杂是一种增加载子浓度的手段，然而现有技术中并未公开掺杂GeSn层的方法。因此，持续需要选择性形成高迁移率半导体元件以及操纵相关导电率的方法和设备。

发明概述

在此提供用于在半导体基板上形成导电层的方法和设备。在一个实施例中，GeSn层可选择性形成在基板的半导体表面上，这是通过以下步骤实现：将基板定位在处理腔室中，该基板具有介电表面和半导体表面二者；将锗氢化物前驱物、锡前驱物和掺杂剂共同流入该处理腔室中；外延生长GeSn层，直到达到期望的层厚度为止；将蚀刻剂流进该处理腔室中，该蚀刻剂包含卤素气体；和重复该外延生长和蚀刻步骤，直到具有期望的整体厚度的GeSn层选择性生长在非介电表面上为止。该锡前驱物与掺杂剂的流量可在生长程序期间改变。蚀刻剂的流入也包括：使该掺杂剂与锡前驱物流入，以减少掺杂剂与锡的损失。

在另一实施例中，GeSn层可选择性形成在基板的半导体表面上，这是通过以下步骤实现：将基板定位在处理腔室中，该基板具有介电表面与半导体表面二者；将锗氢化物前驱物、锡前驱物、蚀刻剂和掺杂剂共同流入该处理腔室中，该蚀刻剂包含卤素气体；和外延生长锗锡层，直到生长期望的整体厚度为止，其中该蚀刻剂将防止GeSn生长于介电层上。沉积期间，可改变锡前驱物和掺杂剂的流量。

锗前驱物可以是氢化物，且锡前驱物可以是锡的卤化物。可将蚀刻剂(例如卤化物气体)纳入反应混合物，以控制基板的半导体区域与介电区域上的沉积选择性。

一或多个实施例可包括这样的半导体基板：具有介电区域与半导体区域二者的上表面，和沉积在该上表面上的受掺杂的结晶锗锡层，其中该锡与掺杂剂浓度于该层内的某些区域改变。

附图简要说明

因此，通过参考实施例(一些实施例图示于附图中)，可获得于上文中简要概括的本发明的更具体描述，而能详细理解本发明的上述特征。然而应注意，附图仅描绘本发明的典型实施例，因而不应将所述附图视为限制本发明的范围，因为本发明可允许其他同等有效的实施例。

图1是概括根据一个实施例的方法的流程图。

图2是概括根据另一实施例的方法的流程图。

图3描绘通过上述方法形成的基板，该方法包括源极/漏极区域上的选择性沉积。

为便于理解，如可能则使用相同标号来表示附图所共有的相同元件。预期一个实施例中公开的元件可有利地用于其他实施例，而无需特别叙述。

具体描述

图1是根据一或多个实施例的方法100的流程图。在步骤102，将半导体基板定位在处理腔室中。半导体基板可以是上面待形成压力源层的任何半导体材料，诸如硅或锗。在一个例子中，可使用上面待形成晶体管结构的硅基板。在一些实施例中，该硅基板可具有介电区域，所述介电区域形成在该硅基板的表面上。例如，该硅基板可具有形成在邻接半导体源极/漏极区域处的介电间隔物和晶体管栅极结构，所述半导体源极/漏极区域可以是受掺杂的硅的区域或是上面待形成源极/漏极材料与触点的区域。因此，除了掺杂的硅或锗层之外，所述源极/漏极区域可包括此述的GeSn层；或者，所述源极/漏极区域可包括此述的GeSn层以取代该掺杂的硅或锗层。

此述的实施例一般包括GeSn层，该GeSn层已受掺杂而控制导电率。通过改变GeSn基质(matrix)中所并入的锡浓度，而可将GeSn层的导电率控制在低锡浓度。然而，GeSn层仍在相对低导电率的状态。掺杂GeSn层提供给材料额外的载流子。掺杂剂原子提供半导体位于导带的自由电子或位于价带的电子空位(或空穴)，上述二者提供半导体更高的导电度，此更高的导电度在生产CMOS特征上相当有用。

可例如以步骤104般将下GeSn层沉积为具有不同厚度区域，以诸如在接近半导体界面处的区域在浓度上具有改变。GeSn层的锡与掺杂剂浓度可经修整至期望的浓度，此期望的浓度可在GeSn层表面与半导体界面之间形成的不同厚度区域处改变，而造成GeSn层内锡和/或掺杂剂的梯度般浓度或其他改变序列。因此，下GeSn层虽然主要由锗、锡与掺杂剂构成，但可与上GeSn层有所区别(distinct)。在此例子中，锗层的形成可通过使锗前驱物流入而起始。锗前驱物一般是锗的氢化物，诸如乙锗烷(Ge₂H₆)，或更高级的氢化物(Ge_xH_2x+2)，或前述化合物的组合。锗前驱物可与载气混合，该载气可以是非反应性气体(诸如氮气、氢气)或稀有气体(氦气或氩气)或前述气体的组合。

锡前驱物与锗前驱物同时被提供至处理腔室，以使该锡前驱物与该锗前驱物反应，且沉积锡掺杂的锗的梯度改变(graded)层。锡前驱物可以是锡卤化物气体(例如SnCl₄、SnCl₂)、或具有化学式R_xSnCl_y的有机锡氯化物(其中R是甲基或叔丁基，x是1或2，且y是2或3)，使得所形成的层主要由锗与锡构成。层的组成可通过以下方式起始：仅将锗前驱物流入以建立整体上具有锗(而具有极少锡或没有锡)的层的初始部分。锡的流量可渐进式增加，而导致在最终GeSn层的上部中有增加的锡浓度。相较于单独使用GeSn层，下GeSn层既可导致GeSn层更佳的结合也可导致更佳的电子迁移率。

GeSn层中的掺杂剂可由p型或n形掺杂剂选出，所述掺杂剂诸如硼、磷、或砷，这些掺杂剂是通过诸如乙硼烷(B₂H₆)、膦(PH₃)、和/或胂(AsH₃)的前驱物所输送。掺杂剂可与锗前驱物以及锡前驱物以恒定的速率或以与输送锡类似的梯度改变速率共同流入腔室。进一步而言，锡和/或掺杂剂的梯度可经操纵以达到锡与掺杂剂二者的最终浓度，该最终浓度反映该有所区别的厚度区域(诸如薄的下GeSn层)之后沉积的一或多个层中的锡与掺杂剂的浓度。

在步骤106，锗前驱物、锡前驱物和掺杂剂可同时流入处理腔室中。锗前驱物、锡前驱物和掺杂剂可选自如针对下GeSn层所公开的相同组，但他们不必是相同的前驱物。锗前驱物的体积流量对载气流量的比率可用于控制通过腔室的气流速度。该比率可以是从约1％至约99％的任何比例，取决于期望的流动速度。在一些实施例中，相对高的速度可改善形成的层的均匀度。在300mm的单晶片实施例中，锗前驱物的流量可介于约0.1sLm至约2.0sLm之间。对于体积约50L的腔室而言，在锗前驱物为上述流量下，介于约5sLm至约40sLm的载气流量提供均匀的层厚度。锡前驱物可与锗前驱物共同流进腔室中，以外延式生长GeSn层。

以介于约10sccm至约300sccm之间的流量提供锡前驱物至处理腔室，诸如介于约50sccm至约200sccm之间，例如约100sccm。锡前驱物也可与载气混合，以实现处理腔室中期望的空间速度和/或混合表现。锡前驱物可源自锡卤化物的液体或固体源，该液体或固体源被气化至流动的载气流(诸如N₂、H₂、Ar或He)中，或锡前驱物可通过以下方式生成：将在接触腔室中在固体金属上方传送卤素气体(视情况与上述载气的其中一者一并传送)，以执行反应Sn+2Cl₂→SnCl₄。起泡机或接触腔室可邻接处理腔室，该处理腔室通过导管耦接该起泡机或接触腔室，该导管较佳为够短以减少锡前驱物颗粒沉积在导管中的可能性。

GeSn层的生长大体上是外延式，以为了结构上的高品质。处理腔室中的压力维持在约5Torr至约200Torr之间，诸如介于约20Torr至约200Torr之间，较佳实施例为介于约20Torr至约80Torr之间。温度可维持在从约250℃至约500℃，诸如从约300℃至约450℃，例如约300℃。温度维持得够低以避免锡在层中偏析(segregation)，大体上该温度维持在低于400℃。在一些实施例中，压力可低于约5Torr，但降低压力也降低了沉积速率。这些条件下的沉积速率是介于约至约之间。

在步骤108，上GeSn层外延式生长至期望厚度，这是根据下述反应：

SnCl₄+GeH₄→SnH₂Cl₂+GeH₂Cl₂

SnH₂Cl₂+H₂→Sn+2HCl+H₂

GeH₂Cl₂+H₂→Ge+2HCl+H₂

上述的有机锡氯化物也会发生类似的反应。较高级的锗烷产生氯锗烷(chlorogermane)中间物的混合物，此混合物类似地溶解至锗锡沉积物中。可提供氢气至腔室以助沉积反应。任何或所有前驱物可包括氢气的流量，该流量从约5sLm至约40sLm，以提供周围环境(ambient)的氢浓度。

上GeSn层一般被沉积至约至约的厚度。在此述的实施例中，根据方法100，锗基质中的锡原子浓度可从0.5原子％至12原子％，诸如3原子％至9原子％，例如约6原子％。类似控制锡浓度，掺杂剂的浓度可经控制而维持特定掺杂剂浓度或将掺杂剂以特定水平导入GeSn层。标准的实施例包括使用乙硼烷作为前驱物而以硼掺杂，硼的最终浓度为从每立方厘米5¹⁹个原子至1²¹个原子。

拥有有所区别的锡与掺杂剂浓度分布曲线(profile)的厚度区域可再次生长于上GeSn层内的任何地方，类似下GeSn层但更远离基板界面。在一些实施例中，最远离基板的GeSn层的表面附近的区域可显现浓度的改变。

在步骤110，可将蚀刻剂流进处理腔室中。提供蚀刻剂以控制基板表面上锗与锡的沉积。蚀刻剂将沉积的物种从基板的介电区域选择性去除，该去除比从半导体区域去除快。从而蚀刻剂可为选择性控制物种，因为在一些实施例中，选择性可通过调整反应混合物中蚀刻剂相对于反应性物种的量而获得控制。可连同蚀刻剂流一并将掺杂剂与锡前驱物纳入，以减少锡与掺杂剂的损失。

蚀刻剂一般是含卤素物种，诸如卤化物，例如HCl、HF、或HBr。在一个实施例中，蚀刻剂可以是氯或HCl。可用介于约10sccm至约1000sccm之间的流量提供蚀刻剂，诸如介于约100sccm至约500sccm之间，例如约200sccm。

在步骤112，可重复外延生长和蚀刻步骤，以生长具有期望厚度的GeSn层。如先前所述，相较于半导体区域，蚀刻剂优先蚀刻介电区域。然而，因工艺并非完全选择性，故可能发生半导体区域上方有一些层的耗减。就此而言，生长较薄的层(诸如或更薄的层)可为有利的，且随后当通过此方法选择性沉积时，蚀刻而从介电区域去除这些层。重要的是，应注意在沉积与蚀刻步骤之间条件不需要维持恒定。就此而言，蚀刻应根据蚀刻剂的选择、层厚度、与锗对锡的比例而在温度与压力二者上最佳化。

图2是概括根据另一实施例的方法200的流程图。方法200在许多方面类似方法100，且可用于在处理具有半导体与介电区域的基板时实现类似的结果。在步骤202，具有半导体与介电特征的基板设置在处理腔室中，特性如上文中与图1有关联的内容所述。

在步骤204，可同时将锗前驱物、锡前驱物、蚀刻剂与掺杂剂流入处理腔室中，以沉积下GeSn层。将锗前驱物、锡前驱物、蚀刻剂与掺杂剂提供至处理腔室，该锗前驱物、锡前驱物、蚀刻剂与掺杂剂可以是与图1有关联的内容所述的各自前驱物的任一者。如前文所述，锡与掺杂剂可如参考图1所述般改变。

在步骤206，可同时将锗前驱物、锡前驱物、蚀刻剂与掺杂剂流入处理腔室中。将锗前驱物、锡前驱物、蚀刻剂与掺杂剂提供至处理腔室，该锗前驱物、锡前驱物、蚀刻剂与掺杂剂可以是与图1有关联的内容所述的各自前驱物的任一者。锗前驱物与锡前驱物可分开导入处理腔室中且在处理腔室中混合，以避免在遇到基板表面之前沉积。

在步骤208，GeSn层可外延生长至期望厚度。层的生长选择性与沉积速率可通过调整蚀刻剂对锗前驱物的体积比例而获得控制。较高的比例减少整体沉积速率，但改善选择性。此体积流量比例的范围取决于温度、压力与所用的特定源。在范围的上端，沉积速率是约而在该范围的下端，沉积速率是约然而，在该范围的上端，未观察到基板的介电区域上有膜生长，而在该范围的下端，半导体区域上的沉积速率大约是介电区域上的沉积速率的约50倍。

通过改变GeSn基质中所导入的锡浓度，可将GeSn层的导电度控制在低锡浓度。可通过调整反应混合物中锡前驱物对锗前驱物的比例，而控制锡浓度。在一或多个实施例中，提供至处理腔室的锡前驱物对锗前驱物的体积流量的比率将会在约0.1％至约2％之间，诸如约0.4％至约1％之间，例如约0.6％。此比率可在沉积期间于某些时间改变，以在GeSn层内建立具有改变的锡浓度的厚度区域。在一些实施例中，接近GeSn层的上表面的区域(最远离基板的表面)可显现此浓度改变。

图3描绘通过上述方法形成的装置，该方法包括基板300的半导体区域上的选择性沉积。基板300可由任何可得的半导体材料构成，诸如锗或硅的复合物。基板300可具有半导体区域302与介电区域304，该半导体区域302可以是掺杂的硅区域或上面待形成源极/漏极材料的区域，而介电区域304诸如具有形成在表面上的晶体管栅极结构与介电间隔物、隔离物、或硬模的区域。

掺杂的结晶GeSn层(包括下GeSn层308与上GeSn层310)可形成在半导体区域306的上表面上。掺杂的GeSn层可形成在预先存在的(preexisting)源极/漏极材料的顶部上，该预先存在的源极/漏极材料诸如p型掺杂的硅、硅锗、或锗层。掺杂的结晶GeSn层可在上GeSn层310与下GeSn层308之间或在任一层的不同区域处具有改变的锡浓度(如上文所公开)，且可如上文所述般受掺杂。掺杂剂可选自用于CMOS特征中的源极/漏极区域的可得的掺杂剂，诸如硼、磷、或砷。GeSn层308与310可选择性地沉积在半导体区域上且不沉积在介电区域上，以在基板上的源极/漏极区域上或沟道区域中形成高电子与空穴迁移率层。其他层可沉积在GeSn层表面上，以形成进一步的结构，诸如锗层、介电绝缘物、或金属。

掺杂的GeSn层可拥有具有改变的锡与掺杂剂浓度的有所区别的厚度区域，诸如设置在半导体区域302上的下GeSn层308。下GeSn层308可比10nm薄，且可具有从基板界面测量至下GeSn层308的上表面的锡浓度梯度。具有改变的锡与掺杂剂浓度的有所区别的区域可在GeSn层厚度内的任一处。

在此描述用于形成GeSn层的方法与所得的实施例。将锗前驱物与锡前驱物提供至腔室，且在基板上形成GeSn的外延层。GeSn层选择性沉积在基板的半导体区域上，且可包括具有改变的锡与掺杂剂浓度的厚度区域。可通过交替地或同步地将卤化物气体流入以蚀刻基板表面或选择性控制基板表面上的GeSn层的沉积，而选择性沉积GeSn层。

前述内容涉及本发明的实施例，可不背离本发明的基本范围而设计本发明的其他与进一步的实施例。