1553B总线的协处理器系统与协处理方法

摘要

本发明提供了一种1553B总线的协处理器系统及方法，该系统包括程序存储器和集成于现场可编程门阵列(FPGA)中的IP核，所述IP核包括微程序控制器，所述微程序控制器与所述程序存储器连接，所述微处理器控制器分别与1553B总线的总线控制器和数据存储器连接。本发明形成1553B总线通信协处理IP核设计，可以通过FPGA器件实现对1553B总线通信的控制。与现有技术相比，其优点和有益效果是：突破现有采用独立微处理器芯片控制1553B总线通信的设计，协处理器IP核的设计便于集成于可编程逻辑器件中，工程运用效果好、调试方便，减少元器件使用种类，取得降低设计成本，提高可靠性的有益效果。