一种多层复合氧化物高k介质薄膜晶体管的制备方法

摘要

本发明属于半导体材料薄膜晶体管制备技术领域，涉及一种多层复合氧化物高k介质薄膜晶体管的制备方法，先生长GTO多层复合氧化物薄膜得到复合薄膜样品；再将复合薄膜样品退火完成GTO高k介质介电层的制备，得到含有GTO介电层的薄膜样品；然后将含有GTO介电层的薄膜样品放入离子束溅射室内清洗薄膜样品的表面，得到清洗后的薄膜样品；再在清洗后的薄膜样品的GTO介电层上沉积ITZO半导体沟道层，得到沟道层薄膜样品；最后在沟道层薄膜样品上面制备源、漏金属电极，得到多层复合氧化物GTO高k介电层的ITZO薄膜晶体管；其工艺简单，原理可靠，成本低，产品性能好，制备环境友好，应用前景好。

说明书

技术领域:

本发明属于半导体材料薄膜晶体管制备技术领域，涉及一种多层 复合氧化物(GTO)高k介电和新型半导体沟道材料铟钛锌氧化物 (In-Ti-Zn-O，ITZO)四元合金氧化物薄膜的制备工艺，特别是一种 多层复合氧化物GTO高k介质薄膜晶体管的制备方法。

背景技术：

近年来，薄膜晶体管(Thin Film Transistor，TFT)在有源矩阵驱 动液晶显示器件(Active Matrix Liquid Crystal Display,AMLCD)中发 挥了重要作用，从低温非晶硅TFT到高温多晶硅TFT的技术越来越 成熟，应用对象也从只能驱动LCD(Liquid Crystal Display)发展到既 可以驱动LCD又可以驱动OLED(Organic Light Emitting Diodes)和 电子纸。随着半导体工艺水平不断提高，像素尺寸不断减小，显示屏 的分辨率也越来越高，TFT作为驱动像素的开关应用于液晶显示器 (TFT-LCD)等显示器件中,其中栅介电材料禁带宽度的大小决定漏 电流的大小，而它的相对介电常数则决定器件亚阈值摆幅的大小(即 能耗大小)。随着大规模集成电路的发展，作为硅基集成电路核心器 件的金属氧化物半导体晶体管的特征尺寸一直不断减小，其减小规律 遵循摩尔定律。目前的光刻尺寸已达到28nm，CMOS栅极等效氧化 物厚度降到1nm以下，栅氧化层的厚度接近原子间距(IEEE Electron  Device Lett.2004,25(6):408-410),随着等效氧化物厚度的减小会引起隧 道效应；研究表明SiO₂的厚度由3.5nm减至1.5nm时栅极漏电流由 10^-12A/cm²增大到10A/cm²(IEEE Electron Device  Lett.1997,18(5):209-211)，较大的漏电流会引起高功耗及相应的散热问 题，这对于器件集成度、可靠性和寿命都造成不利的影响，因此急需 研发出新的高介电材料取代传统SiO₂。目前，在MOS集成电路工艺 中广泛采用高介电常数(高k)栅介质来增大电容密度和减少栅极漏 电流，高k材料因其大的介电常数，在与SiO₂具有相同等效栅氧化 层厚度(EOT)的情况下，其实际厚度比SiO₂大的多，从而解决了 SiO₂因接近物理厚度极限而产生的问题。

现有成为研究热点的新型高k介电材料包括Al₂O₃(Electronical  and Solid-State Letters，12,H123,2009)、Y₂O₃(Applied Surface  Science.256,2245,2010),、ZrO₂(Applied Physics Letters,99,232101, 2011),、Sc₂O₃(Applied Physics Letters,101,232109,2012)、HfO₂(Journal of Applied Physics,107,014104,2010)和Ta₂O₅(IEEE Electron  Device Letters,31,1245,2010)等；TFT器件是薄膜型结构，其栅介电 层的介电常数、表面粗糙度、致密程度对TFT的电学性能很大。通 过查阅已有相关文章、专利，尚未发现利用等离子体增强的原子层沉 积方法制备Ga₂O₃,TiO₂多层复合氧化物(GTO)作为薄膜晶体管栅介 电材料的相关报导。在GTO复合氧化物中，Ga₂O₃和TiO₂作为两种 宽禁带半导体(Ga₂O₃的禁带宽度为4.8eV,TiO₂的禁带宽度为3.2 eV)，具有相对介电常数大(Ga₂O₃介电常数为10-14,TiO₂介电常数 为80-160)等优点，其复合结构将是一种理想的高k介电材料。利用 等离子体增强的原子层沉积技术制备的GTO薄膜作为一种新型高k 介电材料，其禁带宽度为4.0eV，相对介电常数达到30(远大于SiO₂本身介电常数9)。此外，GTO薄膜具有很高的热稳定性和击穿电场 强度，且对氧原子有很强的阻挡能力，因此，利用等离子体增强的原 子层沉积技术制备的GTO高k薄膜非常适合作为薄膜晶体管的栅介 电层。

现有技术中的原子层沉积(Atomic Layer Deposition，ALD)， 最初称为原子层外延(Atomic Layer Epitaxy，ALE)，也称为原子 层化学气相沉积(Atomic Layer Chemical Vapor Deposition， ALCVD)。采用原子层沉积技术制备薄膜由于其优异的沉积均匀性和 一致性，沉积参数如厚度，结构的高度可控性，使得其在微纳级电子 和纳米材料等领域具有广泛的应用潜力，因此采用原子层沉积制备工 艺可制备高质量和精确膜厚的GTO高k介质薄膜。但利用ALD技术 沉积薄膜的一般温度要求达到500℃以上，而等离子体增强的原子层 沉积(Plasma-Enhanced Atomic Layer Deposition，PE-ALD)通过 等离子的增强作用，可以使薄膜沉积温度大大降低，甚至在室温 下就可以成膜。作为一种半导体沟道层的制备技术，射频磁控溅射 (Radio-Frequency Magnetron Sputtering)具有沉积速度快、基材温升 低、对膜层的损伤小；溅射工艺可重复性好，可以在大面积基片上获 得厚度均匀的薄膜；不同的金属、合金、氧化物能够进行混合，可以 同时溅射在衬底上等优点,在工业上已经得到广泛的应用，利用射频 磁控溅射技术制备可靠性高和重复性好的新型多元半导体沟道层成 为业界正在探讨的技术内容。

目前，非晶氧化物铟镓锌氧(IGZO)薄膜晶体管的制备和应用 技术已有公开文献，日、韩各国做了大量研究；铟锌氧化物 (In-Zn-O,IZO)体系中掺杂镓(Ga)是为了抑制体系中过多的自由 电子及氧空位的形成从而解决载流子浓度过高的问题。考虑到钛原子 (Ti)与氧的结合能力要高于Ga原子与氧的结合能力(钛原子相比 于镓原子具有更低的标准电极电势,Chinese Physics Letters,30, 127301,2013)，理论上可以预测掺Ti的IZO体系有更好的抑制载流 子浓度的效果(载流子的浓度直接关系到薄膜晶体管的关态耗电大 小)，所以一种新型四元合金铟钛锌氧化物(ITZO)将会成为一种很有 研究价值的透明非晶氧化物体系，以ITZO为沟道层的薄膜晶体管克 服了非晶硅TFT较低的载流子迁移率(一般在0.1-1.0cm²·V^-1·s^-1范围 内)的问题，从而可以做到高速度、高亮度、高对比度显示屏幕信息， 另外ITZO薄膜具有高透明度的特点(在可见光波段透过率大于 80％)，其TFT作为AMLCD的像素开关，将大大提高有源矩阵的开 口率，提高亮度的同时降低功耗。采用磁控溅射技术可以实现大面积 薄膜沉积，相比传统非晶硅具有更高的电子迁移率和均一性，另外利 用低温退火技术使其制作成本更加低廉，这些性质使其在未来的透明 电子显示器件领域有很广阔的潜在市场。

发明内容：

本发明的目的在于克服现有技术存在的缺点，寻求设计和提供一 种多层复合氧化物高k介质薄膜晶体管的制备方法，采用等离子体增 强的原子层沉积和快速退火技术制备GTO(Ga₂O₃、TiO₂)多层复合 氧化物作为高k介质；在室温下采用射频磁控溅射方法制备高透过 率、高迁移率的新型ITZO四元合金半导体薄膜作为沟道层。

为了实现上述目的，本发明的技术方案包括以下工艺步骤：

(1)、GTO高k介质介电层的制备：采用纯度为100％的 [(CH₃)₂GaNH₂]₃和纯度为100％的Ti[N(CH₃)₂]₄分别作为Ga₂O₃和TiO₂的前驱体；在室温至600℃下用等离子体增强的原子层沉积技术生长 GTO多层复合氧化物薄膜，每层的物理厚度为20-40nm；Ga₂O₃和 TiO₂薄膜交替制备，总层数为2-20层，得到复合薄膜样品；将制备 的复合薄膜样品在高纯N₂气氛中控制温度为200-600℃退火8-12分 钟，完成GTO高k介质介电层的制备，得到含有GTO介电层的薄膜 样品；

(2)、薄膜样品的表面清洗：将含有GTO介电层的薄膜样品放 入离子束溅射室内，采用离子束溅射技术利用电离出的Ar⁺清洗薄膜 样品的表面，去除表面污染物；清洗过程中氩气流量为2-6SCCM； 清洗枪工作气压为4×10^-2Pa；束流为5-20mA；清洗时间为50-70秒 钟，完成薄膜样品的表面清洗，得到清洗后的薄膜样品；

(3)、ITZO半导体沟道层的制备：利用常规的射频磁控溅射技 术，采用ZnO和TiO₂的合金靶与In₂O₃靶的双靶共溅射的方式，在 清洗后的薄膜样品的GTO介电层上室温沉积厚度为20-200nm的 ITZO半导体沟道层，得到沟道层薄膜样品；其中氧化物靶材粉体纯 度均高于99.99％；

(4)、源、漏金属电极的制备：利用常规的真空热蒸发在沟道层 薄膜样品上面制备源、漏金属电极，即得到多层复合氧化物GTO高 k介电层的ITZO薄膜晶体管，其阈值电压为0.19V，亚阈值摆幅为 64mV/dec，电流开关比小于2×10⁵，综合性能优良。

本发明步骤(1)涉及的采用原子层沉积(PE-ALD)技术沉积 GTO高k介质介电层时，选择重掺杂P型硅100作为衬底，依次用 纯度大于99.0％的丙酮和纯度大于99.0％的酒精超声波清洗，然后用 去离子水反复冲洗,氮气吹干后将硅衬底放入沉积(PE-ALD)反应室； 再利用原子层沉积(PE-ALD)技术沉积GTO高k介质介电层，分别 采用纯度为100％的[(CH₃)₂GaNH₂]₃和纯度为100％的Ti[N(CH₃)₂]₄作为Ga₂O₃和TiO₂的前驱体，惰性气体Ar作为输运反应源的载气， 氧气作为反应气，在等离子体的作用下，Ga₂O₃和TiO₂的前驱体和氧 气发生化学反应生成Ga₂O₃和TiO₂，其沉积温度为室温至600℃，沉 积(PE-ALD)反应室压强为0.1-1Torr；Ga₂O₃和TiO₂逐层生长，利 用沉积(PE-ALD)技术在硅衬底上先沉积8-12单分子层Ga₂O₃薄膜， 再在Ga₂O₃薄膜上继续沉积8-12单分子层TiO₂薄膜，依次交替2-20 次，形成2-20层的复合薄膜样品；沉积一层Ga₂O或TiO₂薄膜的反 应周期包括：0.1-10秒的镓源或者钛源气体脉冲时间、2-50秒的惰性 载流气体去除残留物时间、0.1-10秒的氧气等离子体脉冲时间和2-50 秒的惰性载流气体去除残余物的时间。

本发明步骤(2)所述的采用离子束溅射技术清洗薄膜样品表面 是利用离子束清洗枪清洗薄膜样品的介质层表面，先将含有GTO介 电层的薄膜样品放入离子束溅射室内部，抽到真空气压为3×10^-4Pa 后通入氩气，灯丝电流加至4A对钨丝预热，预热完成后进行预溅射， 其束流强度为8-12mA，放电电压为60-80V，工作气压为4×10^-2Pa； 预溅射完成后将薄膜样品移至靶位进行清洗介质层表面，保证预溅射 的实验条件下对GTO薄膜表面清洗50-60秒钟，有效除去薄膜样品 表面污染物。

本发明步骤(3)所述的半导体沟道层的材料ITZO(In₂O₃,TiO₂， ZnO)四元合金氧化物用常规的射频磁控溅射技术室温制备，通过改 变溅射功率来调节薄膜样品中不同原子比率，控制沟道层ITZO载流 子浓度；或通过调节氩气、氧气气压比调节ITZO薄膜的电阻率及载 流子浓度。

本发明步骤(4)中涉及的真空热蒸发是利用不锈钢掩膜版制备 源漏电极，电极沟道长宽比为1:4-1:20；热蒸发电流为30-50A；制得 的源、漏电极为金属铝、金、镍电极，电极厚度为50-200nm。

本发明与现有技术相比，有如下优点：一是薄膜晶体管中介质层 在原子层沉积设备中完成，原子层沉积技术相对物理镀膜设备具有优 异的沉积均匀性和一致性，沉积参数如厚度，结构的高度可控性；相 对于其他化学方法，原子层沉积技术具有薄膜致密，成膜相率高等优 点；二是采用高纯[(CH₃)₂GaNH₂]₃和Ti[N(CH₃)₂]₄作为Ga₂O₃和TiO₂的原材料前驱体，通过控制沉积层数可有效控制栅介质层厚度，满足 大规模集成电路的发展对精确控制器件尺寸的要求；三是制得的多层 复合材料GTO属于新型高k介电材料(未见报道)，禁带宽度为4.0 eV，介电常数达到30(远大于SiO₂本身介电常数9)，其高介电特性 完全符合现代显示技术对于高k材料的要求；并且GTO薄膜本身具 有的高透过率(可见光波段大于80％)符合透明电子器件的要求；四 是GTO薄膜在高纯N₂气氛中快速退火处理，在避免SiO₂产生的同 时，提高了GTO栅介电材料的致密性及电学性质；五是将生长有GTO 的样品放入离子束溅射腔室内，我们利用离子束清洗枪“清洗”GTO 样品表面，避免GTO介电层和半导体沟道层间的界面污染物对TFT 器件性质的劣化；六是薄膜晶体管中半导体沟道层在射频磁控溅射设 备中完成，磁控溅射技术具有沉积速度快、基材温升低、对膜层的损 伤小；溅射工艺可重复性好，可以在大面积基片上获得厚度均匀的薄 膜；不同的金属、合金、氧化物能够进行混合并同时共溅射到衬底上 等优点；七是用磁控溅射方法沉积的合金半导体层是一种新型四元合 金氧化物(ITZO)，采用ZTO靶材(ZnO、TiO₂合金靶纯度为99.99％) 和In₂O₃(纯度为99.99％)靶材共溅射的方式；ITZO薄膜本身具有 的极高的透过率(可见光波段大于80％),符合透明电子器件的要求； 室温制备条件与平板显示技术要求的低温制造技术相兼容；另外四元 合金非晶氧化物薄膜技术有利于提高薄膜稳定性，从而提高TFT器 件稳定性；其总体实施方案成本低，工艺简单，原理可靠，产品性能 好，制备环境友好，应用前景好，可实现大面积制备高性能的薄膜晶 体管。

附图说明：

图1为本发明在衬底上制备的GTO薄膜的结构原理示意图。

图2为本发明制备的GTO复合氧化物薄膜晶体管的结构原理示 意图。

图3为本发明制备的薄膜晶体管的输出特性曲线，其中a为V_GS＝0 V；b为V_GS＝10V；c为V_GS＝20V；d为V_GS＝30V。

图4为本发明制备的薄膜晶体管的转移特性曲线，其中a为亚阈 值摆幅＝64mV/dec；b为阈值电压＝0.19V。

图5为本发明涉及的半导体沟道层InTiZnO薄膜在可见光波段的 透过率曲线。

图6为本发明涉及的半导体沟道层InTiZnO薄膜的X射线衍射 (XRD)图谱，ITZO薄膜呈非晶状态。

具体实施方式：

下面通过具体实施例并结合附图进一步说明本发明。

实施例1：

本实施例制备一种底栅结构的多层复合氧化物GTO高k介质薄 膜晶体管，其具体制备过程为：

(1)采用原子层沉积技术制备GTO高k介质薄膜，参见图1：

步骤1：选用P型硅100作为衬底，依次用丙酮、酒精超声波清 洗衬底各5分钟，用去离子水反复冲洗后，高纯氮气吹干，得到洁净 的衬底；

步骤2：制备GTO高k介电层：将洁净的衬底立即放入PE-ALD 反应腔，在温度为200℃，反应腔压强为0.1Torr的条件下，以 Ti[N(CH₃)₂]₄作为钛的前驱体，[(CH₃)₂GaNH₂]₃作为镓的前驱体，氧 气作为等离子体氧的反应气，氩气作为载流气，采用PE-ALD技术在 P型(100)硅衬底上生长36nm的GTO介质层；GTO的淀积是基于 [(CH₃)₂GaNH₂]₃、Ti[N(CH₃)₂]₄和氧气之间的化学反应：

Ti[N(CH₃)₂]₄+O₂→TiO₂+生成物

[(CH₃)₂GaNH₂]₃+O₂→Ga₂O₃+生成物

在形成GTO高k介质层时，单分子层沉积周期数选为100次；沉积 一次GTO的反应周期包括：Ti[N(CH₃)₂]₄或[(CH₃)₂GaNH₂]₃的脉冲时 间t₁为1秒；氩气去除残留气体时间为t₂＝50秒；氧气等离子体脉冲 时间为t₃＝1秒；氩气去除残留氧气以及反映生成物的时间为t₄＝50秒； 沉积一次GTO的反应所需的时间为T＝t₁+t₂+t₃+t₄＝102秒；

步骤3：在高纯N₂气氛下对GTO薄膜样品进行快速退火处理， 退火温度为500℃，升温速度每分30℃，退火时间为10分钟；

(2)离子束清洗枪清洗介电层表面：

步骤1：预溅射，将GTO样品放入离子束腔室内部，待抽到高 真空(3×10^-4Pa)后通入4SCCM氩气，灯丝电流加至4A，放电电 压为70V，预热5分钟，待预热完成后预溅射10分钟，此时束流强 度为10mA，放电电压为70V，工作气压为4×10^-2Pa；

步骤2：清洗GTO介电层，将样品移至相应靶位进行实验，保 证预溅射的实验条件下对GTO薄膜表面清洗1分钟；

步骤3：待清洗完毕后在高真空(3×10^-4Pa)下将样品从离子束 腔室直接运送到磁控溅射腔室内样品架上，有效避免空气中杂质落至 界面导致的不良影响；

(3)制备ITZO沟道层：选择ITZO沟道层生长参数：本底气压 为1-2×10^-4Pa；靶组份为ZnO+TiO₂合金靶和In₂O₃靶，ZnO和TiO₂的纯度均为99.99％,In₂O₃的纯度为99.99％；溅射功率为 ZTO＝70W,In₂O₃＝50W；溅射气体为Ar流量为60SCCM,O₂流量为2.5 SCCM；生长气压为1Pa；生长温度为室温；生长时间为20min；膜 厚度为120nm；

(4)采用真空热蒸发的方法制备源、漏金属电极：通过热蒸发 的方式，在ITZO沟道层上方用宽长比为1000/100μm的不锈钢掩膜 版制备100nm厚的金属镍电极，热蒸发电流为50A；

(5)将制成的Ni/ITZO/GTO/Si结构(图2)的薄膜晶体管进 行测试；将制成的InTiZnO薄膜晶体管TFT器件进行测试(Keithley 2612A)，输出、转移特性曲线测试如图3、4所示；ITZO薄膜在可见 光的透过率曲线(图5)利用岛津UV-2550测试得到；ITZO薄膜的 结晶程度如图6所示。