DTMB中部分并行输入的累加左移准循环矩阵乘法器

摘要

本发明提供了一种DTMB中部分并行输入的累加左移准循环矩阵乘法器，用于实现DTMB标准多码率QC-LDPC近似下三角编码中向量m与准循环矩阵F的乘法运算，该乘法器包括3个预先存储矩阵F中所有循环矩阵生成多项式的生成多项式查找表、3个对m的向量段和生成多项式比特进行标量乘的127位二进制乘法器、3个对乘积和移位寄存器内容进行模2加的127位二进制加法器、3个存储被循环左移1位的和的127位移位寄存器。本发明提供的部分并行输入乘法器兼容所有码率，具有寄存器少、结构简单、功耗小、成本低、工作频率高、吞吐量大等优点。