用于核心的全局低功率捕获方案

摘要

本发明提供了用于核心的全局低功率捕获方案。提供了用于测试集成电路的方法，以缓解扫描捕获模式期间的峰值功率问题。方法包括，对用于集成电路上的多个核心和高速缓存的每一个的第一时间窗的各自的持续时间进行编程。方法进一步包括对用于多个核心和高速缓存的每一个的第一时间窗期间的第一时钟信号的脉冲的数目进行计数。随后，方法包括，通过在各自的第二时间窗期间，生成用于多个核心和高速缓存的每一个的第二时钟信号的脉冲，来将捕获脉冲交错到多个核心和高速缓存，其中所生成的脉冲的数目基于为多个核心和高速缓存的每一个所计数的各自的第一时钟信号脉冲的数目。