扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置以及扫描信号线的驱动方法

摘要

在扫描信号线驱动电路中抑制扫描信号的钝化。在双稳态电路中设有用于接收第1时钟信号（CK）的输入端子（43）、用于接收控制信号（CT）的输入端子（48）、用于接收电平下降信号（LD）的输入端子（49）、输出端子（51）、薄膜晶体管（T2）以及薄膜晶体管（TA）。薄膜晶体管（T2）的栅极端子连接到第1节点（N1），漏极端子连接到输入端子（43），源极端子连接到输出端子（51）。薄膜晶体管（TA）的栅极端子连接到输入端子（48），漏极端子连接到第1节点（N1），源极端子连接到输入端子（49）。控制信号（CT）的电位在垂直回描期间中的作为除了最初的1水平扫描期间之外的期间的控制期间中成为高电平。电平下降信号（LD）是低于直流电源电位（Vss）的电位。

说明书

技术领域

本发明涉及扫描信号线驱动电路、具备该扫描信号线驱动电路 的显示装置、以及扫描信号线的驱动方法，特别是涉及适于单片化 的扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置、 以及基于该扫描信号线驱动电路的扫描信号线的驱动方法。

背景技术

以往，用于驱动液晶显示装置的栅极线（扫描信号线）的栅极 驱动器（扫描信号线驱动电路）多数作为IC（Integrated Circuit： 集成电路）芯片搭载于构成液晶面板的基板的周边部。但是，近年 来，在基板上直接形成栅极驱动器逐渐变多。这样的栅极驱动器被 称为“单片栅极驱动器”等。

在具备单片栅极驱动器的液晶显示装置中，一直以来使用非晶 硅（a－Si）的薄膜晶体管（以下称为“a－SiTFT”）被用作驱动 元件。但是，近年来使用微晶硅（μc－Si）的薄膜晶体管（以下称 为“μc－SiTFT”）或者使用氧化物半导体（例如IGZO）的薄膜晶 体管开始被用作驱动元件。以下将使用IGZO的薄膜晶体管称为 “IGZOTFT”。这些μc－SiTFT和IGZOTFT的迁移率比a－SiTFT高。 因此，通过将μc－SiTFT或者IGZOTFT用作驱动元件，能实现液晶 显示装置的边框面积的缩小和高精细化。

然而，在有源矩阵型的液晶显示装置的显示部包含有多条源极 线（视频信号线）、多条栅极线、以及与这些多条源极线和多条栅 极线的交叉点分别对应地设置的多个像素形成部。这些像素形成部 通过配置成矩阵状而构成像素阵列。各像素形成部包含：薄膜晶体 管（开关元件），其栅极端子连接到通过对应的交叉点的栅极线， 并且源极端子连接到通过该交叉点的源极线；以及用于保持像素电 压的像素电容等。有源矩阵型的液晶显示装置另外设有上述的栅极 驱动器和用于驱动源极线的源极驱动器（视频信号线驱动电路）。

表示像素电压值的视频信号由源极线传输，但是各源极线不能 一次（同时）传输表示多行量的像素电压值的视频信号。因此，视 频信号向配置成矩阵状的上述像素形成部内的像素电容的写入（充 电）逐行地依次进行。因此，栅极驱动器包括移位寄存器，上述移 位寄存器包括多级，以使得多条栅极线每隔规定期间依次被选择。 移位寄存器的各级成为在各时间点处于2个状态（第1状态和第2状 态）中的任一状态、将表示该状态的信号（以下称为“状态信号”。） 作为扫描信号输出的双稳态电路。并且，从移位寄存器内的多个双 稳态电路依次被输出激活的扫描信号，由此如上所述，视频信号向 像素电容的写入逐行地依次进行。

这样的双稳态电路包括上述的a－SiTFT、μc－SiTFT或者 IGZOTFT等元件。但是，关于这些晶体管，一般已知阈值伴随动作 时间而变动。图16是n沟道型的晶体管的Id－Vgs特性图。此外，Id 表示漏极电流，Vgs表示栅极-源极间电压。图中的实线表示阈值变 动前的特性，虚线表示阈值变动后的特性。如图16所示，阈值伴随 动作时间向正方向变动。特别是，当该阈值变动在限制扫描信号的 输出的晶体管中产生时，如图17所示，扫描信号钝化。此外，图中 的实线表示阈值变动前的扫描信号，虚线表示阈值变动后的扫描信 号。

与本申请发明相关联，在专利文献1中公开了一种移位寄存器， 如图18所示，移位寄存器的各级包括上拉部171、下拉部172、上拉 驱动部173、第1下拉驱动部174以及第2下拉驱动部175。上述上拉 部171包括晶体管M1。上述下拉部172包括晶体管M2。上述上拉驱 动部173包括电容器C和晶体管M3～M5。上述第1下拉驱动部174作 为第1逆变器包括晶体管M6和M7。上述第2下拉驱动部175作为控制 第1逆变器的第2逆变器包括晶体管M8和M9。第2下拉驱动部175的 输出被输入到在第1下拉驱动部174中连接到VON侧的晶体管M6的 栅极端子。通过这样的构成，能使第1下拉驱动部174的晶体管M6 和M7的沟道宽度的差异最小化，所以能防止过大电流流过晶体管 M6。因此，能防止晶体管M6的劣化。

现有技术文献

专利文献

专利文献1：日本特开2004－103226号公报

发明内容

发明要解决的问题

然而，在上述专利文献1记载的构成中，无法抑制由于晶体管 的阈值变动而引起的扫描信号的钝化。

因此，本发明的目的在于提供抑制扫描信号的钝化的扫描信号 线驱动电路、具备该扫描信号线驱动电路的显示装置以及用于抑制 扫描信号的钝化的扫描信号线的驱动方法。

用于解决问题的方案

本发明的第1方面是一种扫描信号线驱动电路，周期性地驱动 多条扫描信号线，其特征在于，

具备移位寄存器，上述移位寄存器包含相互级联连接的多个双 稳态电路，基于从外部输入的使导通电平和截止电平周期性地重复 的时钟信号依次激活上述多个双稳态电路的输出信号，

各双稳态电路具有：

驱动部，其具有第1节点，基于置位信号使该第1节点的电 位变化；以及

输出部，其连接到上述第1节点，在上述第1节点的电位是 上述导通电平时，基于上述时钟信号输出激活的上述输出信号，

最前级的双稳态电路中的上述置位信号是在扫描开始的定时 成为导通电平的起始脉冲信号，

最前级以外的双稳态电路中的上述置位信号是该双稳态电路 的前级的双稳态电路的输出信号，

上述输出部具有输出控制用开关元件，上述第1节点连接到上 述输出控制用开关元件的控制端子，上述时钟信号被赋予给上述输 出控制用开关元件的一方导通端子，用于输出上述输出信号的输出 节点连接到上述输出控制用开关元件的另一方导通端子，

上述驱动部具有第1节点电平下降用开关元件，在上述多个双 稳态电路的输出信号全部为非激活的垂直回描期间中的作为规定 期间的控制期间中，电位成为上述导通电平的控制信号被赋予给上 述第1节点电平下降用开关元件的控制端子，上述第1节点连接到上 述第1节点电平下降用开关元件的一方导通端子，至少在上述控制 期间中，成为电平下降电位的电平下降信号被赋予给上述第1节点 电平下降用开关元件的另一方导通端子，上述电平下降电位是低于 上述截止电平的电位。

本发明的第2方面，在本发明的第1方面中，其特征在于，

上述时钟信号包括相位相互仅偏移1水平扫描期间的第1时钟 信号和第2时钟信号，

上述输出控制用开关元件的上述一方导通端子被赋予上述第1 时钟信号，

上述驱动部还具有：

第2节点；

第2节点接通时第1节点断开用开关元件，上述第2节点连 接到上述第2节点接通时第1节点断开用开关元件的控制端子，上述 第1节点连接到上述第2节点接通时第1节点断开用开关元件的一方 导通端子，上述截止电平的电位被赋予给上述第2节点接通时第1 节点断开用开关元件的另一方导通端子；

第2节点变动用开关元件，其基于上述第2时钟信号使上述 第2节点的电位变化；以及

第1时钟信号导通时第2节点断开用开关元件，上述第1时 钟信号被赋予给上述第1时钟信号导通时第2节点断开用开关元件 的控制端子，上述第2节点连接到上述第1时钟信号导通时第2节点 断开用开关元件的一方导通端子，上述截止电平的电位被赋予给上 述第1时钟信号导通时第2节点断开用开关元件的另一方导通端子。

本发明的第3方面，在本发明的第2方面中，其特征在于，

在上述控制期间中，上述第1时钟信号和上述第2时钟信号向上 述多个双稳态电路的提供停止。

本发明的第4方面，在本发明的第3方面中，其特征在于，

上述驱动部还具有控制期间第2节点断开用开关元件，上述控 制信号被赋予给上述控制期间第2节点断开用开关元件的控制端 子，上述第2节点连接到上述控制期间第2节点断开用开关元件的一 方导通端子，上述截止电平的电位被赋予给上述控制期间第2节点 断开用开关元件的另一方导通端子。

本发明的第5方面，在本发明的第2方面中，其特征在于，

上述驱动部还具有第1时钟电平下降用开关元件，上述控制信 号被赋予给上述第1时钟电平下降用开关元件的控制端子，上述第1 时钟信号导通时第2节点断开用开关元件的上述控制端子连接到上 述第1时钟电平下降用开关元件的一方导通端子，上述电平下降信 号被赋予给上述第1时钟电平下降用开关元件的另一方导通端子。

本发明的第6方面，在本发明的第5方面中，其特征在于，

在上述控制期间中，上述第1时钟信号向上述多个双稳态电路 的提供停止，并且用于接收上述第1时钟信号的各双稳态电路的端 子成为高阻抗状态。

本发明的第7方面，在本发明的第2方面中，其特征在于，

上述驱动部还具有第2时钟电平下降用开关元件，上述控制信 号被赋予给上述第2时钟电平下降用开关元件的控制端子，上述第2 时钟电平下降用开关元件的一方导通端子连接到上述第2节点变动 用开关元件的上述控制端子和上述一方导通端子，上述电平下降信 号被赋予给上述第2时钟电平下降用开关元件的另一方导通端子。

本发明的第8方面，在本发明的第7方面中，其特征在于，

在上述控制期间中，上述第2时钟信号向上述多个双稳态电路 的提供停止，并且用于接收上述第2时钟信号的各双稳态电路的端 子成为高阻抗状态。

本发明的第9方面，在本发明的第1方面中，其特征在于，

上述驱动部还具有第1节点接通用开关元件，上述第1节点接通 用开关元件基于上述置位信号使上述第1节点的电位朝向上述导通 电平变化。

本发明的第10方面，在本发明的第1方面中，其特征在于，

上述驱动部还具有置位时第2节点断开用开关元件，上述第1 节点连接到上述置位时第2节点断开用开关元件的控制端子，上述 第2节点连接到上述置位时第2节点断开用开关元件的一方导通端 子，上述截止电平的电位被赋予给上述置位时第2节点断开用开关 元件的另一方导通端。

本发明的第11方面，在本发明的第1方面中，其特征在于，

上述输出部还具有电容元件，上述输出控制用开关元件的控制 端子连接到上述电容元件的一端，上述输出节点连接到上述电容元 件的另一端。

本发明的第12方面，在本发明的第1方面中，其特征在于，

上述驱动部还具有复位时第1节点断开用开关元件，作为具有 该驱动部的双稳态电路的后级的双稳态电路的输出信号的复位信 号被赋予给上述复位时第1节点断开用开关元件的控制端子，上述 第1节点连接到上述复位时第1节点断开用开关元件的一方导通端 子，上述截止电平的电位被赋予给上述复位时第1节点断开用开关 元件的另一方导通端子，

上述输出部还具有输出节点断开用开关元件，上述复位信号被 赋予给上述输出节点断开用开关元件的控制端子，上述输出节点连 接到上述输出节点断开用开关元件的一方导通端子，上述截止电平 的电位被赋予给上述输出节点断开用开关元件的另一方导通端子。

本发明的第13方面是一种显示装置，其特征在于，

具备：

显示部，其配置有多条扫描信号线；

扫描信号线驱动电路，其周期性地驱动上述多条扫描信号线； 以及

显示控制电路，其对上述扫描信号线驱动电路提供使导通电平 和截止电平周期性地重复的时钟信号，

上述扫描信号线驱动电路包含移位寄存器，上述移位寄存器具 有相互级联连接的多个双稳态电路，基于上述时钟信号依次激活上 述多个双稳态电路的输出信号，

各双稳态电路具有：

驱动部，其具有第1节点，基于置位信号使该第1节点的电 位变化；以及

输出部，其连接到上述第1节点，在上述第1节点的电位是 上述导通电平时，基于上述时钟信号输出激活的上述输出信号，

最前级的双稳态电路中的上述置位信号是在各垂直扫描期间 的开始的定时成为导通电平的起始脉冲信号，

最前级以外的双稳态电路中的上述置位信号是该双稳态电路 的前级的双稳态电路的输出信号，

上述输出部具有输出控制用开关元件，上述第1节点连接到上 述输出控制用开关元件的控制端子，上述时钟信号被赋予给上述输 出控制用开关元件的一方导通端子，用于输出上述输出信号的输出 节点连接到上述输出控制用开关元件的另一方导通端子，

上述驱动部具有第1节点电平下降用开关元件，在上述多个双 稳态电路的输出信号全部为非激活的垂直回描期间中的作为规定 期间的控制期间中，电位成为上述导通电平的控制信号被赋予给上 述第1节点电平下降用开关元件的控制端子，上述第1节点连接到上 述第1节点电平下降用开关元件的一方导通端子，至少在上述控制 期间中，成为电平下降电位的电平下降信号被赋予给上述第1节点 电平下降用开关元件的另一方导通端子，上述电平下降电位是低于 上述截止电平的电位。

本发明的第14方面，在本发明的第13方面中，其特征在于，

上述显示部和上述扫描信号线驱动电路一体形成。

本发明的第15方面是一种扫描信号线的驱动方法，是基于扫描 信号线驱动电路的多条扫描信号线的驱动方法，上述扫描信号线驱 动电路具备移位寄存器，上述移位寄存器包含相互级联连接的多个 双稳态电路，基于从外部输入的使导通电平和截止电平周期性地重 复的时钟信号依次激活上述多个双稳态电路的输出信号，上述扫描 信号线的驱动方法的特征在于，

具备：

基于各双稳态电路接收的置位信号使各双稳态电路所具有的 第1节点的电位变化的步骤；以及

在上述第1节点的电位是上述导通电平时，基于上述时钟信号 输出激活的上述输出信号的步骤，

各双稳态电路具有输出控制用开关元件，上述第1节点连接到 上述输出控制用开关元件的控制端子，上述时钟信号被赋予给上述 输出控制用开关元件的一方导通端子，用于输出上述输出信号的输 出节点连接到上述输出控制用开关元件的另一方导通端子，

最前级的双稳态电路接收的上述置位信号是在扫描开始的定 时成为导通电平的起始脉冲信号，

最前级以外的双稳态电路接收的上述置位信号是该双稳态电 路的前级的双稳态电路的输出信号，

使上述第1节点的电位变化的步骤包括如下步骤，即，至少在 上述多个双稳态电路的输出信号全部为非激活的垂直回描期间中 的作为规定期间的控制期间中，将上述第1节点的电位设为电平下 降电位，上述电平下降电位是低于上述截止电平的电位。

发明效果

根据本发明的第1方面，在上述垂直回描期间所包含的控制期 间中，输出控制用开关元件以比以往低的电压被驱动。因此，比以 往减小了该输出控制用开关元件的控制端子的应力。由此，由于抑 制了该输出控制用开关元件的阈值变动，所以能抑制作为双稳态电 路的输出信号的扫描信号的钝化。

根据本发明的第2方面，在利用第2节点的电位控制第1节点的 电位的情况下，在用于输出激活的输出信号的期间以外，第2节点 的电位根据作为第1时钟信号的反相的第2时钟信号的变动而变化。 因此，在用于输出激活的输出信号的期间以外，抑制了由于第1时 钟信号的电位变动而引起的第1节点的电位变动。由此，能实现电 路动作的稳定化。

根据本发明的第3方面，在垂直回描期间所包含的控制期间中， 时钟信号向双稳态电路的提供停止。因此，应以比以往低的电压被 驱动的开关元件更可靠地以比以往低的电压被驱动。

根据本发明的第4方面，在垂直回描期间所包含的控制期间中， 第2节点的电位可靠地被维持为截止电平。因此，第2节点接通时第 1节点断开用开关元件可靠地成为截止状态。由此，可靠地以比以 往低的电压驱动输出控制用开关元件，所以可靠地减小对输出控制 用开关元件的控制端子的应力。因此，可靠地抑制了第2节点接通 时第1节点断开用开关元件的阈值变动，所以能可靠地抑制作为双 稳态电路的输出信号的扫描信号的钝化。

根据本发明的第5方面，第1时钟信号导通时第2节点断开用开 关元件以比以往低的电压被驱动。因此，比以往减小了对该第1时 钟信号导通时第2节点断开用开关元件的控制端子的应力。由此， 抑制了该第1时钟信号导通时第2节点断开用开关元件的阈值变动， 所以能更准确地控制第2节点接通时第1节点断开用开关元件。因 此，能实现电路动作的稳定化。

根据本发明的第6方面，在垂直回描期间所包含的控制期间中， 第1时钟信号向多个双稳态电路的提供停止，并且用于接收第1时钟 信号的各双稳态电路的端子成为高阻抗状态。因此，能更可靠地以 比以往低的电压驱动第1时钟信号导通时第2节点断开用开关元件。 由此，能比以往更可靠地减小对该第1时钟信号导通时第2节点断开 用开关元件的控制端子的应力。因此，更可靠地抑制该第1时钟信 号导通时第2节点断开用开关元件的阈值变动。

根据本发明的第7方面，以比以往低的电压驱动第2节点变动用 开关元件。因此，比以往减小了对该第2节点变动用开关元件的控 制端子的应力。由此，由于抑制了该第2节点变动用开关元件的阈 值变动，所以能更准确地控制该第2节点接通时第1节点断开用开关 元件。因此，能实现电路动作的稳定化。

根据本发明的第8方面，在垂直回描期间所包含的控制期间中， 第2时钟信号向多个双稳态电路的提供停止，并且用于接收第2时钟 信号的各双稳态电路的端子成为高阻抗状态。因此，更可靠地以比 以往低的电压驱动第2节点变动用开关元件。由此，能更可靠地比 以往减小对该第2节点变动用开关元件的控制端子的应力。因此， 能更可靠地抑制该第2节点变动用开关元件的阈值变动。

根据本发明的第9方面，能使用第1节点接通用开关元件将第1 节点可靠地设为导通电平。

根据本发明的第10方面，当置位信号的电位成为导通电平时， 第2节点的电位成为截止电平。因此，第2节点接通时第1节点断开 用开关元件成为截止状态，所以能利用置位信号将第1节点的电位 可靠地设为导通电平。

根据本发明的第11方面，能可靠地保持第1节点的电位。

根据本发明的第12方面，在双稳态电路的输出信号激活后，能 将第1节点和输出节点各自的电位可靠地设为截止电平。

根据本发明的第13方面，在显示装置中，能获得与本发明的第 1方面同样的效果。

根据本发明的第14方面，能缩小显示装置的边框面积。

根据本发明的第15方面，在扫描信号线的驱动方法中，能获得 与本发明的第1方面同样的效果。

附图说明

图1是表示本发明的第1实施方式的液晶显示装置的整体构成 的框图。

图2是用于说明上述第1实施方式中的栅极驱动器的构成的框 图。

图3是表示上述第1实施方式中的移位寄存器的构成的框图。

图4是表示上述第1实施方式中的移位寄存器的最前级侧的构 成的框图。

图5是表示上述第1实施方式中的移位寄存器的最后级侧的构 成的框图。

图6是用于说明上述第1实施方式中的栅极驱动器的动作的信 号波形图。

图7是表示上述第1实施方式中的双稳态电路的构成的电路图。

图8是用于说明上述第1实施方式中的双稳态电路的、写入期间 的动作的信号波形图。

图9是用于说明上述第1实施方式中的时钟控制电路的构成的 电路图。

图10是用于说明上述第1实施方式中的双稳态电路的、垂直回 描期间的动作的信号波形图。

图11是用于说明上述第1实施方式的其他例的信号波形图。

图12是表示上述第1实施方式的其他例中的移位寄存器的最后 级侧的构成的框图。

图13是表示本发明的第2实施方式中的双稳态电路的构成的电 路图。

图14是用于说明上述第2实施方式的变形例中的时钟控制电路 的构成的电路图。

图15是表示上述第3实施方式中的双稳态电路的构成的电路 图。

图16是用于说明在晶体管中产生阈值变动的情况的漏极电流 －栅极/源极间电压特性图。

图17是用于说明输出信号由于阈值变动而钝化的情况的信号 波形图。

图18是表示现有的双稳态电路的构成的电路图。

具体实施方式

以下一边参照附图一边对本发明的实施方式进行说明。此外， 在以下的说明中，薄膜晶体管的栅极端子相当于控制端子，漏极端 子相当于一方导通端子，源极端子相当于另一方导通端子。另外， 假设设于双稳态电路内的薄膜晶体管全部是n沟道型进行说明。

＜1.第1实施方式＞

＜1.1整体构成和动作＞

图1是表示本发明的第1实施方式的有源矩阵型的液晶显示装 置的整体构成的框图。如图1所示，该液晶显示装置具备电源100、 DC/DC转换器110、显示控制电路200、源极驱动器（视频信号线驱 动电路）300、栅极驱动器（扫描信号线驱动电路）400、共用电极 驱动电路500以及显示部600。此外，栅极驱动器400使用非晶硅、 多晶硅、微晶硅、或者氧化物半导体（例如IGZO）等形成于包含 显示部600的显示面板上。即，在本实施方式中，栅极驱动器400 和显示部600形成于同一基板（作为构成液晶面板的2片基板中的一 方基板的阵列基板）上。由此，能缩小液晶显示装置的边框面积。

在显示部600形成有像素电路，上述像素电路包含n条源极线 （视频信号线）SL1～SLn、m条栅极线（扫描信号线）GL1～GLm、 以及与这些源极线SL1～SLn和栅极线的交叉点分别对应地设置的 m×n个像素形成部。上述多个像素形成部通过配置成矩阵状而构成 像素阵列。各像素形成部包括：作为开关元件的薄膜晶体管80，其 栅极端子连接到通过对应的交叉点的栅极线，并且源极端子连接到 通过该交叉点的源极线；像素电极，其连接到该薄膜晶体管80的漏 极端子；作为相对电极的共用电极Ec，其设置成由上述多个像素形 成部共用；以及液晶层，其设置成由上述多个像素形成部共用，被 夹持在像素电极与共用电极Ec之间。并且，通过由像素电极和共用 电极Ec所形成的液晶电容构成像素电容Cp。此外，通常为了使像素 电容Cp可靠地保持电压，与液晶电容并列地设有辅助电容，但是辅 助电容与本发明不直接相关，所以省略其说明和图示。

电源100对DC/DC转换器110、显示控制电路200以及共用电极 驱动电路500提供规定的电源电压。DC/DC转换器110从电源电压生 成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压， 将该直流电压提供给源极驱动器300和栅极驱动器400。共用电极驱 动电路500对共用电极Ec赋予规定的电位Vcom。

显示控制电路200接收从外部发送的图像信号DAT、水平同步 信号以及垂直同步信号等的定时信号组TG，输出数字视频信号DV、 用于控制显示部600的图像显示的源极起始脉冲信号SSP、源极时钟 信号SCK、锁存选通信号LS、栅极起始脉冲信号GSP、栅极时钟信 号GCK以及控制信号CT。栅极时钟信号GCK的高电平侧的电位成 为Vdd，低电平侧的电位成为Vss。

源极驱动器300接收从显示控制电路200输出的数字视频信号 DV、源极起始脉冲信号SSP、源极时钟信号SCK、以及锁存选通信 号LS，对源极线SL1～SLn分别施加视频信号SS（1）～SS（n）。

栅极驱动器400基于从显示控制电路200输出的栅极起始脉冲 信号GSP、栅极时钟信号GCK、以及控制信号CT，以1垂直扫描期 间为周期，使激活的扫描信号GOUT（1）～GOUT（m）分别向栅 极线GL1～GLm的施加重复进行。此外，关于该栅极驱动器400的 详细的说明将后述。

如上所述，对源极线SL1～SLn分别施加视频信号SS（1）～SS （n），对栅极线GL1～GLm分别施加扫描信号GOUT（1）～GOUT （m），由此基于从外部发送的图像信号DAT的图像显示于显示部 600。

＜1.2栅极驱动器的构成和动作＞

图2是用于说明本实施方式中的栅极驱动器400的构成的框图。 如图2所示，栅极驱动器400包括移位寄存器410和时钟控制电路 420，上述移位寄存器410包括m个（级）双稳态电路40（1）～40 （m）和1个（级）虚拟用双稳态电路40（m＋1）（以下称为“虚 拟级”）。时钟控制电路420是用于控制栅极时钟信号GCK向移位 寄存器410的提供的电路。即，接收栅极时钟信号GCKf和控制信号 CT，将作为使该栅极时钟信号GCK在一部分期间停止的信号的栅 极时钟信号GCKc（以下称为“控制后栅极时钟信号”）提供给移 位寄存器410。该栅极时钟信号GCK包括2相的时钟信号GCK1（以 下称为“第1栅极时钟信号”）和时钟信号GCK2（以下称为“第2 栅极时钟信号”）。这些第1栅极时钟信号GCK1和第2栅极时钟信 号GCK2的相位相互仅偏移1水平扫描期间，均仅在2水平扫描期间 中的1水平扫描期间处于高电平（Vdd电位）的状态。此外，关于该 时钟控制电路420的详细的说明将后述。

如上所述，在显示部600形成有m行×n列的像素矩阵，以与这 些像素矩阵的各行1对1地对应的方式在各级中设有上述双稳态电 路。该双稳态电路在各时间点处于2个状态（第1状态和第2状态） 中的任一状态，将表示该状态的信号（以下称为“状态信号”。） 输出。在本实施方式中，如果双稳态电路处于第1状态，则从该双 稳态电路输出高电平（导通电平）的状态信号，如果双稳态电路处 于第2状态，则从该双稳态电路输出低电平（截止电平）的状态信 号。另外，以下将从双稳态电路输出高电平的状态信号、对与该双 稳态电路对应的栅极线施加高电平的扫描信号的期间称为“选择期 间”。

图3是表示本实施方式中的移位寄存器410的、最前级和最后级 以外的构成的框图。图4是表示本实施方式中的移位寄存器410的最 前级侧的构成的框图。图5是表示本实施方式中的移位寄存器410 的最后级侧的构成的框图。此外，在以下的说明中，有时将第x级 （x＝1～m＋1）的双稳态电路简称为“第x级”。如上所述，该移 位寄存器410包括m个双稳态电路40（1）～40（m）和1个虚拟用双 稳态电路40（m＋1）。图3中表示第i－2级40（i－2）～第i＋1级40 （i＋1），图4中表示第1级40（1）和第2级40（2），图5中表示第 m－1级40（m－1）和第m级40（m）以及虚拟级40（m＋1）。

在各双稳态电路中设有：用于接收时钟信号CK（以下称为“第 1时钟信号”）的输入端子；用于接收时钟信号CKB（以下称为“第 2时钟信号”）的输入端子；用于接收低电平的直流电源电位Vss （将该电位的大小也称为“Vss电位”。）的输入端子；用于接收 置位信号S的输入端子；用于接收复位信号R的输入端子；用于接收 控制信号CT的输入端子；用于接收电平下降信号LD的输入端子； 以及用于输出状态信号Q的输出端子。

对移位寄存器410赋予2相的时钟信号GCKc1（以下称为“控制 后第1栅极时钟信号”）和时钟信号GCKc2（以下称为“控制后第2 栅极时钟信号”）作为控制后栅极时钟信号GCKc。如图6所示，控 制后第1栅极时钟信号GCKc1和控制后第2栅极时钟信号GCKc2的 相位相互仅偏移1水平扫描期间，均仅在2水平扫描期间中的1水平 扫描期间处于高电平（Vdd电位）的状态（但是，除了后述的垂直 回描期间）。

对移位寄存器410的各级（各双稳态电路）的输入端子赋予的 信号如下。此外，在此假定i和m是偶数。如图3～图5所示，对第奇 数级赋予控制后第1栅极时钟信号GCKc1作为第1时钟信号CK，赋 予控制后第2栅极时钟信号GCKc2作为第2时钟信号CKB。对第偶数 级赋予控制后第1栅极时钟信号GCKc1作为第2时钟信号CKB，赋予 控制后第2栅极时钟信号GCKc2作为第1时钟信号CK。另外，对各 级共用地赋予低电平的直流电源电位Vss、控制信号CT、以及电平 下降信号LD。

对各级赋予从前级输出的状态信号Q作为置位信号S，赋予从 下一级输出的状态信号Q作为复位信号R。但是，对第1级（最前级） 40（1）赋予栅极起始脉冲信号GSP作为置位信号S。另外，对第m 级（最后级）40（m）赋予从虚拟级40（m＋1）输出的状态信号作 为复位信号R。此外，对虚拟级40（m＋1）赋予从第m级（最后级） 输出的状态信号Q作为置位信号S，赋予自身的状态信号Q作为复位 信号R。因此，虚拟级的状态信号Q为激活的期间比其他级的状态 信号Q为激活的期间短。

在如上的构成中，当对移位寄存器410的第1级40（1）赋予作 为置位信号S的栅极起始脉冲信号GSP时（当栅极起始脉冲信号GSP 在扫描开始的定时成为高电平时），基于控制后第1栅极时钟信号 GCKc1和控制后第2栅极时钟信号GCKc2，将栅极起始脉冲信号 GSP所包含的脉冲（该脉冲包含于从各级被输出的状态信号Q）从 第1级40（1）向第m级40（m）依次地传送。并且，根据该脉冲的 传送，从第1级40（1）～第m级40（m）分别输出的状态信号Q依次 地成为高电平。从这些第1级40（1）～第m级40（m）分别输出的 状态信号Q作为扫描信号GOUT（1）～GOUT（m）分别被赋予给 栅极线GL1～GLm。此外，从第1级40（1）～第m级40（m）分别 输出的状态信号Q在通过电平转换器升高电压后，作为扫描信号 GOUT（1）～GOUT（m）分别被赋予给栅极线GL1～GLm。如上 所述，如图6所示，每1水平扫描期间依次成为高电平（激活）的扫 描信号被赋予给显示部600内的栅极线。此外，关于栅极驱动器400 的详细的动作将后述。

＜1.3双稳态电路的构成＞

图7是表示本实施方式中的各双稳态电路的构成的电路图。如 图7所示，该双稳态电路包括驱动部31和输出部32。另外，在该双 稳态电路中设有10个薄膜晶体管（开关元件）T1～T9和TA、1个电 容器（电容元件）C1、6个输入端子41～44、48和49、低电平的直 流电源电位Vss用的输入端子、以及1个输出端子（输出节点）51。 在此，对接收置位信号S的输入端子标注附图标记41，对接收复位 信号R的输入端子标注附图标记42，对接收第1时钟信号CK的输入 端子标注附图标记43，对接收第2时钟信号CKB的输入端子标注附 图标记44，对接收控制信号CT的输入端子标注附图标记48，对接 收电平下降信号LD的输入端子标注附图标记49。另外，对输出状 态信号Q的输出端子标注附图标记51。

驱动部31包括8个薄膜晶体管T1、T3～T6、T8、T9和TA、以 及后述的第1节点和第2节点。输出部32包括2个薄膜晶体管T2和T7、 1个电容器C1。

接着，对该双稳态电路内的构成要素间的连接关系进行说明。 薄膜晶体管T1的源极端子、薄膜晶体管T2的栅极端子、薄膜晶体管 T4的栅极端子、薄膜晶体管T6的漏极端子、薄膜晶体管T8的漏极 端子、薄膜晶体管TA的漏极端子、以及电容器的一端相互连接。 以下为了便利，将这些相互连接的连接点（配线）称为“第1节点”。 薄膜晶体管T3的源极端子、薄膜晶体管T4的漏极端子、薄膜晶体管 T5的漏极端子、薄膜晶体管T8的栅极端子、以及薄膜晶体管T9的 漏极端子相互连接。以下为了便利，将这些相互连接的连接点（配 线）称为“第2节点”。对上述第1节点标注附图标记N1，对上述第 2节点标注附图标记N2。这样，在驱动部31内设有第1节点N1和第2 节点N2。

关于薄膜晶体管T1，栅极端子和漏极端子连接到输入端子41 （即，成为二极管连接），源极端子连接到第1节点N1。关于薄膜 晶体管T2，栅极端子连接到第1节点N1，漏极端子连接到输入端子 43，源极端子连接到输出端子51。关于薄膜晶体管T3，栅极端子和 漏极端子连接到输入端子44（即，成为二极管连接），源极端子连 接到第2节点N2。关于薄膜晶体管T4，栅极端子连接到第1节点N1， 漏极端子连接到第2节点N2，源极端子连接到直流电源电位Vss用的 输入端子。关于薄膜晶体管T5，栅极端子连接到输入端子43，漏极 端子连接到第2节点N2，源极端子连接到直流电源电位Vss用的输入 端子。关于薄膜晶体管T6，栅极端子连接到输入端子42，漏极端子 连接到第1节点N1，源极端子连接到直流电源电位Vss用的输入端 子。关于薄膜晶体管T7，栅极端子连接到输入端子42，漏极端子连 接到输出端子51，源极端子连接到直流电源电位Vss用的输入端子。 关于薄膜晶体管T8，栅极端子连接到第2节点N2，漏极端子连接到 第1节点N1，源极端子连接到直流电源电位Vss用的输入端子。关于 薄膜晶体管T9，栅极端子连接到输入端子48，漏极端子连接到第2 节点N2，源极端子连接到直流电源电位Vss用的输入端子。关于薄 膜晶体管TA，栅极端子连接到输入端子48，漏极端子连接到第1节 点N1，源极端子连接到输入端子49。关于电容器C1，一端连接到 第1节点，另一端连接到输出端子51。

接着，对该双稳态电路中的各构成要素的功能进行说明。薄膜 晶体管T1在置位信号S的电位成为高电平时，使第1节点N1的电位 朝向高电平变化。薄膜晶体管T2在第2节点N2的电位成为高电平 时，对输出端子51赋予第1时钟信号CK的电位。薄膜晶体管T3在第 2时钟信号CKB成为高电平时，使第2节点N2的电位朝向高电平变 化。薄膜晶体管T4在第1节点N1的电位成为高电平时，使第2节点 N2的电位朝向Vss电位变化。薄膜晶体管T5在第1时钟信号CK的电 位成为高电平时，使第2节点N2的电位朝向Vss电位变化。薄膜晶体 管T6在复位信号R的电位成为高电平时，使第1节点N1的电位朝向 Vss电位变化。薄膜晶体管T7在复位信号R的电位成为高电平时， 使输出端子51的电位朝向Vss电位变化。薄膜晶体管T8在第2节点 N2成为高电平时，使第1节点N1的电位朝向Vss电位变化。薄膜晶 体管T9在控制信号CT的电位成为高电平时，使第2节点N2的电位朝 向Vss电位变化。薄膜晶体管TA在控制信号CT的电位成为高电平 时，使第1节点N1的电位朝向低于Vss电位的电平下降电位Vb（将 该电位的大小也称为“Vb电位”。）变化。电容器C1作为在连接 到该双稳态电路的栅极线处于选择状态的期间中用于将第1节点的 电位维持为高电平的补偿电容发挥功能。

在本实施方式中，利用薄膜晶体管T1实现第1节点接通用开关 元件，利用薄膜晶体管T2实现输出控制用开关元件，利用薄膜晶体 管T3实现第2节点变动用开关元件，利用薄膜晶体管T4实现置位时 第2节点断开用开关元件，利用薄膜晶体管T5实现第1时钟信号导通 时第2节点断开用开关元件，利用薄膜晶体管T6实现复位时第1节点 断开用开关元件，利用薄膜晶体管T7实现输出节点断开用开关元 件，利用薄膜晶体管T8实现第2节点接通时第1节点断开用开关元 件，利用薄膜晶体管T9实现控制期间第2节点断开用开关元件，利 用薄膜晶体管TA实现第1节点电平下降用开关元件。另外，利用电 容器C1实现电容元件。另外，利用Vss电位实现截止电平的电位， 利用Vb电位实现作为低于该截止电平的电位的电平下降电位。

＜1.4双稳态电路的动作＞

图8是用于说明本实施方式中的第i级的双稳态电路40（i）的、 写入期间的动作的信号波形图。此外，其他的双稳态电路也是同样 的动作，所以省略说明。在图8中，从时间点t1到时间点t2的期间相 当于选择期间。以下将选择期间紧前的1水平扫描期间称为“置位 期间”，将选择期间紧后的1水平扫描期间的称为“复位期间”。 另外，将1垂直扫描期间中、从栅极起始脉冲信号GSP上升的时间 点（扫描开始时间点）到虚拟级的扫描信号GOUT（m＋1）上升的 时间点的期间称为“写入期间”。另外，将1垂直扫描期间中、从 虚拟级的扫描信号GOUT（m＋1）上升的时间点到在后续的垂直扫 描期间中栅极起始脉冲信号GSP上升的时间点的期间称为“垂直回 描期间”。该垂直回描期间是除虚拟级40（m＋1）之外的双稳态 电路40（1）～40（m）的输出信号的全部为非激活的期间。另外， 将写入期间中的选择期间、置位期间、以及复位期间以外的期间称 为“通常动作期间”。

当为置位期间时（当为时间点t0时），置位信号S从低电平变 化为高电平。薄膜晶体管T1如图7所示成为二极管连接，所以置位 信号S成为高电平，由此薄膜晶体管T1处于导通状态，电容器C1被 充电（在此为预充电）。由此，第1节点N1的电位从低电平变化为 高电平，薄膜晶体管T2处于导通状态。但是，在置位期间，第1时 钟信号CK的电位成为低电平，所以状态信号Q的电位维持为低电 平。另外，此时，第2时钟信号CKB的电位成为高电平，由此薄膜 晶体管T3处于导通状态，另一方面，置位信号S成为高电平，由此 薄膜晶体管T4处于导通状态。因此，第2节点N2的电位不会成为高 电平。此外，优选的是薄膜晶体管T4的导通电阻充分小于薄膜晶体 管T3的导通电阻。

当为选择期间时（当为时间点t1时），置位信号S从高电平变 化为低电平。由此，薄膜晶体管T1处于截止状态。此时，第1节点 N1处于漂浮状态。在该时间点t1，第1时钟信号CK的电位从低电平 变化为高电平。因为在薄膜晶体管T2的栅极-漏极间存在寄生电容， 所以伴随输入端子43的电位的上升，第1节点N1的电位也上升（第1 节点N1被自举）。其结果是，薄膜晶体管T2完全处于导通状态， 连接到该双稳态电路的输出端子51的栅极线处于选择状态，因此状 态信号Q的电位上升至足够的电平。另外，此时第1时钟信号CK的 电位从低电平变化为高电平，由此薄膜晶体管T5处于导通状态。因 此，第2节点N2的电位可靠地被维持为低电平。

当成为复位期间时（当成为时间点t2时），第1时钟信号CK的 电位从高电平变化为低电平。因为在时间点t2薄膜晶体管T2处于导 通状态，所以状态信号Q的电位与输入端子43的电位的下降一起下 降。这样，状态信号Q的电位下降，由此经由电容器C1使第1节点 N1的电位也下降。另外，在该期间，复位信号R从低电平变化为高 电平。因此，薄膜晶体管T6和T7处于导通状态。其结果是，在复位 期间，第1节点N1的电位和状态信号Q的电位下降到低电平。另外， 在时间点t2，如上所述，第1节点N1的电位成为低电平，并且第2 时钟信号CKB的电位成为高电平。因此，第2节点N2的电位的电位 从低电平变化为高电平。由此，薄膜晶体管T8处于导通状态，所以 第1节点N1的电位可靠地成为低电平。

在通常动作期间（在写入期间，且为时间点t0以前的期间和时 间点t3以后的期间），第1节点N1处于漂浮状态。因此，由于薄膜 晶体管T2的栅极-漏极间的寄生电容的影响，第1节点N1的电位根据 第1时钟信号CK的电位变动而变动。但是，在本实施方式中，此时 第2节点N2的电位根据作为第1时钟信号CK的反相的第2时钟信号 CKB的电位变动而变化，所以第1节点N1的电位变动被抑制。另外， 在通常动作期间，第2节点N2的电位在每1水平扫描期间使导通电平 和截止电平重复，由此薄膜晶体管T8每隔1水平扫描期间处于导通 状态。因此，与在通常动作期间将第2节点N2的电位始终设为高电 平的情况相比，薄膜晶体管T8的栅极应力可减少。由此，能抑制该 薄膜晶体管T8的阈值变动，并且能在通常动作期间将第1节点的电 位维持为低电平。

以上对写入期间的双稳态电路的动作进行了说明，但是关于垂 直回描期间的双稳态电路的动作，将与垂直回描期间的栅极驱动器 的动作一起后述。

＜1.5时钟控制电路的构成＞

图9是用于说明本实施方式中的时钟控制电路420的构成的电 路图。该时钟控制电路420从显示控制电路200接收第1栅极时钟信 号GCK1和第2栅极时钟信号GCK2，分别输出控制后第1栅极时钟信 号GCKc1和控制后第2栅极时钟信号GCKc2。

如图9所示，时钟控制电路420包括第1切换开关60a和第2切换 开关60b。关于第1切换开关60a，对第1切换端子A赋予第1栅极时钟 信号GCK1，对第2切换端子B赋予直流电源电位Vss，共用端子C连 接到移位寄存器410内的各双稳态电路。关于第2切换开关60b，对 第1切换端子A赋予第2栅极时钟信号GCK2，对第2切换端子B赋予 直流电源电位Vss，共用端子C连接到移位寄存器410内的各双稳态 电路。第1切换开关60a和第2切换开关60b的切换动作通过控制信号 CT来控制。第1切换开关60a和第2切换开关60b以在控制信号CT的 电位为截止电平时选择切换端子A、在为导通电平时选择切换端子 B的方式被控制。通过如上的构成，仅在后述的控制期间电位固定 在Vss电位的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2分别 作为控制后第1栅极时钟信号GCKc1和控制后第2栅极时钟信号 GCKc2被赋予给移位寄存器410。换言之，第1栅极时钟信号GCK1 和第2栅极时钟信号GCK2向移位寄存器410的提供在后述的控制期 间停止。

＜1.6垂直回描期间中的栅极驱动器的动作＞

图10是用于说明本实施方式中的栅极驱动器的、垂直回描期间 的动作的信号波形图。此外，以下为了便于说明，分别用附图标记 N1（1）～N1（m＋1）表示第1级40（1）～第m＋1级40（m＋1） 中的第1节点N1，分别用附图标记N2（1）～N2（m＋1）表示第2 节点N2。另外，将第1节点N1（1）～N1（m＋1）分别称为“第1 级第1节点～第m＋1级第1节点”，将第2节点N2（1）～N2（m＋1） 分别称为“第1级第2节点～第m＋1级第2节点”。另外，在图10中， 以垂直回描期间作为9水平扫描期间进行了例示，但是本发明并不 限于此。

如图10所示，对各级赋予的控制信号CT的电位在写入期间始 终成为低电平，在垂直回描期间，仅在开始的1水平扫描期间成为 低电平，在剩余的期间成为高电平。以下将控制信号CT的电位成 为高电平的期间（垂直回描期间中的除最初的1水平扫描期间之外 的期间）称为“控制期间”。本实施方式中的电平下降信号LD是 电位低于直流电源电位Vss的电位Vb。该电平下降信号LD由DC/DC 转换器110生成，提供给栅极驱动器400。这样，在本实施方式中， 电平下降信号LD是固定电位，但是本发明并不限于此。只要电平 下降信号LD至少在控制期间成为Vb电位即可，如图11所示，也可 以是电平下降信号LD仅在控制期间成为Vb电位，在其他的期间成 为Vss电位。

如图10所示，在写入期间，各级在比前级偏移1水平扫描期间 的定时进行上述动作。当虚拟级40（m＋1）的扫描信号GOUT（m ＋1）成为高电平时，第m级40（m）的扫描信号GOUT（m）成为 低电平，写入期间结束，并且垂直回描期间开始。此外，如上所述， 对虚拟级40（m＋1）赋予自身的状态信号Q作为复位信号R，所以 虚拟级40（m＋1）的扫描信号GOUT（m＋1）和第m＋1级第1节点 成为高电平的期间比其他级中的期间短。

在垂直回描期间的开始时间点，各级中的第1节点N1的电位成 为低电平（Vss电位）。在垂直回描期间，当控制信号CT的电位从 低电平变化为高电平时（成为控制期间时），图7所示的各级的薄 膜晶体管TA处于导通状态。因此，第1节点N1的电位从本来应维持 的Vss电位变化为低于该Vss电位的Vb电位。另外，此时薄膜晶体管 T9处于导通状态，所以对源极端子赋予Vss电位的薄膜晶体管T8处 于截止状态。由此，第1节点N1的电位变化为Vb电位的上述的动作 可靠地进行。另外，如上所述，在控制期间，停止时钟信号向双稳 态电路的提供。更详细地，各双稳态电路接收的第1时钟信号CK和 第2时钟信号CKB的电位成为低电平（Vss电位）。因此，第1节点 N1的电位变化为Vb电位的上述动作更可靠地进行。通过如上的动 作，在本实施方式中，在控制期间，第1节点N1的电位成为低于Vss 电位的Vb电位。

当垂直回描期间结束时，控制信号CT从高电平变化为低电平， 所以薄膜晶体管TA和T9处于截止状态。另外，第1栅极时钟信号 GCK1和第2栅极时钟信号GCK2向移位寄存器410的提供恢复。关于 第1级40（1），置位信号的电位在垂直扫描期间开始时间点成为高 电平，所以第1节点N1的电位朝向高电平变化。关于第2级40（2）， 从垂直扫描期间开始时间点起在1水平扫描期间后，置位信号的电 位成为高电平，所以第1节点N1的电位朝向高电平变化。关于第1 级40（1）以外的第奇数级，第2时钟信号CKB的电位在垂直扫描期 间开始时间点成为高电平，所以薄膜晶体管T8处于导通状态，由此 第1节点N1的电位朝向Vss电位变化。关于第2级以外的第偶数级， 从垂直扫描期间开始在1水平扫描期间后，第2时钟信号CKB成为高 电平，所以薄膜晶体管T8处于导通状态，由此第1节点N1的电位朝 向Vss电位变化。

＜1.7效果＞

根据本实施方式，在垂直回描期间所包含的控制期间中，薄膜 晶体管T2以比以往低的栅极电压被驱动。因此，比以往减小了薄膜 晶体管T2的栅极应力。由此，抑制了用于控制输出的薄膜晶体管T2 的阈值变动，所以能抑制扫描信号的钝化。这样，由于抑制了扫描 信号的钝化，因此，提高了液晶显示装置中的显示质量。

此外，在上述的例子中，将用于在控制期间使第2节点N2的电 位朝向Vss电位变化的薄膜晶体管T9设于各级，但是也可以仅对第2 节点N2的电位在控制期间的开始时间点成为高电平的偶数级设置 该薄膜晶体管T9。

另外，也可以采用各级不设置薄膜晶体管T9的构成。在该情 况下，关于第1栅极时钟信号GCK，优选在垂直回描期间开始时停 止向移位寄存器410的提供。但是，即使不是这样的方式，也能在 控制期间中以比以往低的栅极电压驱动薄膜晶体管T2。

另外，在上述的例子中，第1栅极时钟信号GCK1和第2栅极时 钟信号GCK2向移位寄存器410的提供在控制期间中停止，但是本发 明并不限于此。即使设为第1栅极时钟信号GCK1和第2栅极时钟信 号GCK2向移位寄存器410的提供在控制期间中不停止的方式，也能 在控制期间中以比以往低的栅极电压驱动薄膜晶体管T2。

另外，在上述的例子中，移位寄存器410的第m级（最后级） 40（m）的更后级设有虚拟级40（m＋1），但是也可以取而代之， 如图12所示，采用栅极结束脉冲信号GEP赋予给第m级（最后级） 40（m）的复位端子的构成。该栅极结束脉冲信号GEP是在第m级 的扫描信号GOUT（m）从高电平变化为低电平后，从低电平变化 为高电平，将该高电平维持1水平扫描期间后变化为低电平的信号。 在该情况下，因为栅极驱动器400的电路面积缩小，所以能缩小液 晶显示装置的边框面积。

＜2.第2实施方式＞

＜2.1双稳态电路的构成＞

图13是用于说明本发明的第2实施方式中的双稳态电路的构成 的电路图。此外，关于液晶显示装置的整体构成和动作、栅极驱动 器400的构成和写入期间的动作，本实施方式与上述第1实施方式同 样，所以省略这些说明。如图13所示，在本实施方式中的双稳态电 路内还设有薄膜晶体管TB。此外，其他的构成与上述第1实施方式 同样，所以省略说明。

关于薄膜晶体管TB，栅极端子连接到输入端子48，漏极端子 连接到薄膜晶体管T5的栅极端子（输入端子43），源极端子连接到 输入端子49。该薄膜晶体管TB，在控制信号CT的电位成为高电平 时，使薄膜晶体管T5的栅极端子（输入端子43）的电位朝向低于 Vss电位的Vb电位变化。在本实施方式中，利用该薄膜晶体管TB实 现第1时钟电平下降用开关元件。

＜2.2垂直回描期间的栅极驱动器的动作＞

当在垂直回描期间中控制信号CT从低电平变化为高电平时 （成为控制期间时），图13所示的薄膜晶体管TB处于导通状态， 并且各双稳态电路接收的第1时钟信号CK和第2时钟信号CKB的电 位成为低电平（Vss电位）。对薄膜晶体管TB的源极端子赋予电平 下降信号LD。因此，对各级中的薄膜晶体管T5的栅极端子赋予的 电位从本来应维持的Vss电位朝向低于该Vss电位的Vb电位变化。这 样，在本实施方式中，在控制期间中，对薄膜晶体管T5的栅极端子 赋予的电位成为低于Vss电位的电位。

当垂直回描期间结束时，控制信号CT从高电平变化为低电平， 所以薄膜晶体管TB成为截止状态。另外，第1栅极时钟信号GCK1 和第2栅极时钟信号GCK2向移位寄存器410的提供恢复。此时，关 于第奇数级，第1时钟信号CK的电位成为低电平（Vss电位），所 以输入端子43的电位成为低电平（Vss电位）。另一方面，关于第 偶数级，第1时钟信号CK的电位成为高电平（Vdd电位），所以输 入端子43的电位成为高电平（Vdd电位）。

＜2.3效果＞

根据本实施方式，在垂直回描期间所包含的控制期间中，输入 端子43连接到栅极端子的薄膜晶体管T5以比以往低的栅极电压被 驱动。因此，比以往减小了薄膜晶体管T5的栅极应力。由此，由于 抑制了薄膜晶体管T5的阈值变动，所以用于控制第1节点N1的电位 的薄膜晶体管T8更准确地被控制。因此，能实现电路动作（特别是 通常动作期间的第1节点N1的电位）的稳定化。

此外，在本实施方式中，薄膜晶体管T2也以比以往低的栅极 电压被驱动。另外，在上述的例子中，与上述第1实施方式同样， 第1栅极时钟信号GCK1和第2栅极时钟信号GCK2向移位寄存器410 的提供在控制期间中停止，但是即使设为第1栅极时钟信号GCK1 和第2栅极时钟信号GCK2向移位寄存器410的提供在控制期间不停 止的方式，也能在控制期间中以比以往低的栅极电压驱动薄膜晶体 管T5。

＜2.4变形例＞

图14是用于说明上述第2实施方式的变形例中的时钟控制电路 420的构成的电路图。本变形例中的时钟控制电路420与上述第1实 施方式中的时钟控制电路不同，包括第1开闭开关61a和第2开闭开 关61b。关于第1开闭开关61a，一端被赋予第1栅极时钟信号GCK1， 另一端连接到移位寄存器410内的各双稳态电路。关于第2开闭开关 61b，一端被赋予第2栅极时钟信号GCK2，另一端连接到移位寄存 器410内的各双稳态电路。第1开闭开关61a和第2开闭开关61b的开 闭动作由控制信号CT控制。第1开闭开关61a和第2开闭开关61b被控 制成在控制信号CT的电位为截止电平时闭合、在控制信号CT的电 位为导通电平时断开。

通过如上的构成，仅在控制期间，第1栅极时钟信号GCK1和第 2栅极时钟信号GCK2向移位寄存器410的提供停止，并且各双稳态 电路中的输入端子43和44开放（成为高阻抗状态）。因此，在控制 期间中，对各级中的薄膜晶体管T5的栅极端子赋予的电位从本来应 维持的Vss电位可靠地变化为比该Vss电位更靠Vb电位。由此，在垂 直回描期间所包含的控制期间中，输入端子43连接到栅极端子的薄 膜晶体管T5更可靠地以比以往低的栅极电压被驱动。因此，比以往 更可靠地减小薄膜晶体管T5的栅极应力，所以更可靠地抑制薄膜晶 体管T5的阈值变动。另外，根据本变形例，能比上述第2实施方式 更降低功耗。

＜3.第3实施方式＞

＜3.1双稳态电路的构成＞

图15是用于说明本发明的第3实施方式中的双稳态电路的构成 的电路图。此外，关于液晶显示装置的整体构成和动作、栅极驱动 器400的构成和写入期间的动作，本实施方式与上述第1实施方式同 样，所以省略这些说明。如图15所示，在本实施方式中的双稳态电 路内还设有薄膜晶体管TC。

关于薄膜晶体管TC，栅极端子连接到输入端子48，漏极端子 连接到薄膜晶体管T3的栅极端子和漏极端子（输入端子44），源极 端子连接到输入端子49。该薄膜晶体管TC在控制信号CT的电位成 为高电平时，使薄膜晶体管T3的栅极端子和漏极端子（输入端子44） 的电位朝向低于Vss电位的后述的Vb电位变化。在本实施方式中， 利用该薄膜晶体管T10实现第2时钟电平下降用开关元件。

＜3.2垂直回描期间的栅极驱动器的动作＞

当在垂直回描期间控制信号CT从低电平变化为高电平时（成 为控制期间时），图15所示的薄膜晶体管TC成为导通状态，并且 如上所述，输入端子44开放。对该薄膜晶体管TC的源极端子赋予 电平下降信号LD。因此，对各级中的薄膜晶体管T3的栅极端子赋 予的电位从本来应维持的Vss电位朝向低于该Vss电位的Vb电位变 化。这样，在本实施方式中，在控制期间，对薄膜晶体管T3的栅极 端子赋予的电位成为低于Vss电位的电位。

当垂直回描期间结束时，控制信号CT从高电平变化为低电平， 所以薄膜晶体管TC处于截止状态。另外，第1栅极时钟信号GCK1 和第2栅极时钟信号GCK2向移位寄存器410的提供恢复。此时，关 于第奇数级，第2时钟信号CKB的电位成为高电平（Vdd电位），所 以输入端子44的电位成为高电平（Vdd电位）。另一方面，关于第 偶数级，第2时钟信号CKB的电位成为低电平（Vss电位），所以输 入端子44的电位成为低电平（Vss电位）。

＜3.3效果＞

如上所述，在本实施方式中，在垂直回描期间所包含的控制期 间中，输入端子44连接到栅极端子的薄膜晶体管T3以比以往低的栅 极电压被驱动。因此，比以往减小了薄膜晶体管T3的栅极应力。由 此，抑制了薄膜晶体管T3的阈值变动，所以更准确地控制用于控制 第1节点N1的电位的薄膜晶体管T8。因此，能实现电路动作（特别 是通常动作期间的第1节点N1的电位）的稳定化。

此外，在本实施方式中，也可以使用上述第2实施方式的变形 例中的时钟控制电路420。在该情况下，在垂直回描期间所包含的 控制期间中，更可靠地以比以往低的栅极电压驱动输入端子44连接 到栅极端子的薄膜晶体管T3。因此，比以往更可靠地减小薄膜晶体 管T3的栅极应力，所以更可靠地抑制薄膜晶体管T3的阈值变动。在 该情况下，能进一步降低功耗。

另外，在上述的例子中，与上述第1实施方式和第2实施方式同 样，第1栅极时钟信号GCK1和第2栅极时钟信号GCK2向移位寄存器 410的提供在控制期间停止，但是即使设为第1栅极时钟信号GCK1 和第2栅极时钟信号GCK2向移位寄存器410的提供在控制期间不停 止的方式，也能在控制期间以比以往低的栅极电压驱动薄膜晶体管 T3。

＜4.其他＞

在上述各实施方式中，将垂直回描期间中的最初的1水平扫描 期间以后的期间设为控制期间，但是本发明并不限于此。也可以使 该控制期间比垂直回描期间中的最初的1水平扫描期间以后的期间 短。另外，也可以使控制期间在比垂直回描期间的结束时间点提前 的时间点结束。但是，越延长控制期间，以比以往低的栅极电压驱 动薄膜晶体管T2、T3以及T5的期间越长，所以可充分得到本发明 的效果。此外，例如在上述第1实施方式中，在采用仅在虚拟级40 （m＋1）不设置薄膜晶体管TA的构成的情况或者不设置虚拟级40 （m＋1）而将栅极结束脉冲信号GEP赋予给第m级（最后级）40（m） 的复位端子的构成的情况下，垂直回描期间中的最初的1水平扫描 期间也可以包含于控制期间中。

本发明中的双稳态电路的构成并不限于上述各实施方式的构 成，可以进行各元件间的连接的变更、元件的追加、删除等各种变 更。另外，在上述各实施方式中，虽然采用对各双稳态电路赋予2 相的时钟信号的构成，但是本发明并不限于此。例如，也可以采用 对各双稳态电路赋予4相、8相或者16相等的时钟信号的构成。另外， 例如，也可以采用对各双稳态电路仅赋予1相的时钟信号（但是， 在相邻的双稳态电路中相位相互不同）的构成。

在上述各实施方式中，在栅极驱动器400内设有1个时钟控制电 路420，但是本发明并不限于此。例如，也可以在各双稳态电路内 设有相当于上述时钟控制电路420的电路。另外，在上述各实施方 式中，利用时钟控制电路420进行第1栅极时钟信号GCK1和第2栅极 时钟信号GCK2向移位寄存器410的提供的控制，但是本发明并不限 于此。例如，也可以在栅极驱动器400内不设置上述的时钟控制电 路420，而在显示控制电路200中进行第1栅极时钟信号GCK1和第2 栅极时钟信号GCK2向移位寄存器410的提供的控制。

在上述各实施方式中，以液晶显示装置为例进行了说明，但是 本发明不限于此。有机EL（Electro Luminescence：电致发光）显 示装置等的其他的显示装置也能应用本发明。另外，除此之外，能 在不脱离本发明的宗旨的范围内使上述各实施方式进行各种变形 来实施。

综上所述，根据本发明，能够提供抑制了扫描信号钝化的扫描 信号线驱动电路、具备该扫描信号线驱动电路的显示装置以及用于 抑制扫描信号钝化的扫描信号线的驱动方法。

工业上的可利用性

本发明能应用于扫描信号线驱动电路、具备该扫描信号线驱动 电路的显示装置以及基于该扫描信号线驱动电路的扫描信号线的 驱动方法，特别是适于单片化的扫描信号线驱动电路、具备该扫描 信号线驱动电路的显示装置以及基于该扫描信号线驱动电路的扫 描信号线的驱动方法。

附图标记说明

31：驱动部

32：输出部

40（1）～40（m）：双稳态电路

40（m＋1）：虚拟用双稳态电路

41～44、48、49：输入端子

51：输出端子（输出节点）

60a、60b：第1切换开关、第2切换开关

61a、61b：第1开闭开关、第2开闭开关

300：源极驱动器（视频信号线驱动电路）

400：栅极驱动器（扫描信号线驱动电路）

410：移位寄存器

420：时钟控制电路

600：显示部

C1：电容器（电容元件）

T1～T9、TA～TC：薄膜晶体管（开关元件）

N1：第1节点

N2：第2节点

GCK1、GCK2：第1栅极时钟信号、第2栅极时钟信号

GCKc1、GCKc2：控制后第1栅极时钟信号、控制后第2栅极时 钟信号

GSP：栅极起始脉冲信号（起始脉冲信号）

CT：控制信号

LD：电平下降信号

GEP：栅极结束脉冲信号

CK：第1时钟信号

CKB：第2时钟信号

S：置位信号

R：复位信号

GOUT（1）～GOUT（m）：扫描信号

Vss：低电平的直流电源电位