基于列级ADC的像素分裂与合并图像传感器及数据传输方法

摘要

本发明公开了一种CMOS图像传感器及其数据传输方法，图像传感器包括由多个像素单元组成的像素阵列，控制单元以及多个列级ADC。每一像素单元包括多个像素以及读出电路，每一个像素包括光电二极管及与其相连的传输管；多个像素的光电二极管分别通过传输管连接至读出电路；传输管根据控制信号启闭以使该像素单元的多个像素的模拟信号合并输出或分别依次输出至读出电路。控制单元选定像素阵列的行以及发出该控制信号。多个列级ADC并行地读取选定行的多个像素单元的读出电路输出的模拟信号并转换为数字信号，并将多个数字信号依次串行输出。本发明的优点在于图像传感器能够在分裂、合并模式下切换，以满足不同需求，应用范围更广。

说明书

技术领域

本发明涉及图像传感器领域，特别涉及一种CMOS图像传感器及其数 据传输方法。

背景技术

图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可 分为CCD和CMOS两大类。CMOS传感器获得广泛应用的一个前提是其 所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素尺寸。其中,CMOS 图像传感器重要的性能指标之一的像素灵敏度主要由填充因子（感光面积 与整个像素面积之比）与量子效率（由轰击屏幕的光子所生成的电子的数 量）的乘积来决定。

传统的CMOS图像传感器采用的前感光式（FSI）技术，即前照技术。 前照技术的主要特点是在硅片正面按顺序制作感光二极管、金属互联以及 光管孔。其优点是：工艺简单，与CMOS工艺完全兼容；成本较低；Light  pipe填充材料折射率可调；有利于提高入射光的透射率，减少串扰等。随 着像素尺寸的变小，提高填充因子所来越困难，目前另一种技术是从传统 的前感光式变为背部感光式（BSI），即背照技术。背照技术的主要特点是 首先在硅片正面按顺序制作感光二极管、金属互联，然后对硅片背面进行 减薄（通常需要减薄至20um以下），并通过对于背部感光式CMOS传感器 最重要的硅通孔技术将感光二极管进行互联引出。由于互联电路置于背部， 前部全部留给光电二极管，这样就实现了尽可能大的填充因子。由于成本 以及对于超薄硅片的减薄工艺的限制，通常背照技术应用于小像素的图像 传感器中（目前应用于智能手机的中小像素摄像头普遍采用背照技术）。

一般来说，对于一个像素单元来说，如果该像元的面积越大，则对应 更加优秀的灵敏度和动态范围。在目前的单反、微单、高清监控等高端 CMOS图像传感器的应用领域中，通常采用具有较大像素的前照技术来实 现。另一方面，为了使图像传感器的尺寸变小，设计人员通常希望采用更 加小的像素单元。因此，上述两方面的需求就形成了一对矛盾。

因此，有必要提出一种CMOS图像传感器以解决上述矛盾。

发明内容

本发明的主要目的在于克服现有技术的缺陷，提供一种基于列级ADC 的像素分裂与合并的CMOS图像传感器，可根据需求控制像素单元的合并 与分裂，以切换CMOS图像传感器的分辨率。

为达成上述目的，本发明提供一种CMOS图像传感器，包括多个像素 单元组成的P行、Q列的像素阵列，控制单元以及多个列级ADC。像素阵 列用于将入射光转换为模拟信号，P、Q为整数，其中每一所述像素单元包 括：多个像素，每一个所述像素包括一光电二极管及与其相连的传输管； 以及读出电路，所述多个像素的光电二极管分别通过与其相连的传输管连 接至所述读出电路；所述传输管根据控制信号开启或关闭，以使该像素单 元的多个像素的模拟信号合并输出或分别依次输出至所述读出电路。控制 单元与所述像素阵列相连，用于在所述像素阵列中选定一行，以及发出所 述控制信号。多个列级ADC与所述像素阵列的各列的像素单元的读出电路 的输出端一一对应相连，用于并行地读取选定行的Q个所述像素单元的读 出电路所输出的模拟信号并转换为Q个数字信号，并将所述Q个数字信号 依次串行输出。

优选的，每一所述读出电路包括悬浮节点、复位管、源跟随器和行选 通管，所述源跟随器的栅极、所述复位管的源极以及各所述传输管的漏极 连接于所述悬浮节点；每一所述像素单元的多个像素的传输管连接至该像 素单元对应的读出电路的源跟随器栅极。

优选的，所述控制单元发出Q个第一控制信号至所述选定行的Q个像 素单元，控制每一所述像素单元的多个像素的传输管全部导通，以使该像 素单元的多个像素的模拟信号合并输出至对应的读出电路；所述控制单元 控制每一所述像素单元的多个像素的传输管导通之前，使所述读出电路的 复位管对所述悬浮节点进行电荷清空和复位；所述列级ADC在所述读出电 路的复位管对所述悬浮节点进行电荷清空和复位后，对该读出电路输出的 模拟信号进行第一次读取；并在所述像素单元的多个像素的传输管导通后 对该读出电路输出的模拟信号进行第二次读取；所述列级ADC将两次读取 结果相减并转换为数字信号。

优选的，所述控制单元发出Q个第二控制信号至所述选定行的Q个像 素单元，控制每一所述像素单元的多个像素的传输管依次导通，以使该像 素单元的多个像素的模拟信号依次输出至对应的所述读出电路；所述控制 单元控制每一所述像素单元的其中一个像素的传输管导通之前，使所述读 出电路的复位管对所述悬浮节点进行电荷清空和复位；所述列级ADC在所 述读出电路的复位管对所述悬浮节点进行电荷清空和复位后，对该读出电 路输出的模拟信号进行第一次读取；并在所述像素单元的其中一个像素的 传输管导通后对该读出电路输出的模拟信号进行第二次读取；所述列级 ADC将两次读取结果相减并转换为数字信号。

优选的，每一所述列级ADC包括模数转换模块和移位寄存器模块，Q 个所述模数转换模块并行地将每一所述像素单元的读出电路输出的模拟信 号转换为数字信号，Q个所述移位寄存器模块在所述复位管对所述悬浮节 点重新进行电荷清空和复位结束之前，完成Q个所述数字信号依次串行输 出。

优选的，每一所述像素单元包括四个像素，所述四个像素排列为正方 形，P、Q均为偶数。

本发明还提供了一种利用上述CMOS图像传感器进行图像数据传输的 方法，包括：步骤S1，选定所述像素阵列的其中一行；步骤S2，依据所述 控制信号并行地将选定行的每一所述像素单元的多个像素的模拟信号合并 输出或分别依次输出至对应的读出电路，以及将所述读出电路输出的模拟 信号转换为数字信号；步骤S3，停止选定所述像素阵列的该行；步骤S4， 重复步骤S1至S3直至所述像素阵列的全部像素单元的数字信号输出。

优选的，每一所述读出电路包括悬浮节点、复位管、源跟随器和行选 通管，所述源跟随器的栅极、所述复位管的源极以及各所述传输管的漏极 连接于所述悬浮节点，通过开启或关闭选定行的每一所述像素单元对应的 行选通管以选定或停止选定该行。

优选的，步骤S2为依据所述控制信号并行地将选定行的每一所述像素 单元的多个像素的模拟信号分别依次输出至对应的读出电路，以及将所述 读出电路输出的模拟信号转换为数字信号，其包括：步骤S21，并行地将选 定行的每一所述像素单元的其中一个像素的模拟信号输出至对应的读出电 路，以及将所述读出电路输出的模拟信号转换为数字信号；步骤S22，将Q 个所述数字信号依次串行输出；步骤S23，重复步骤S21至S22直至该行 的每一所述像素单元的全部像素的数字信号输出。

优选的，步骤S21中将选定行的每一所述像素单元的其中一个像素的 模拟信号输出至对应的读出电路，以及将所述读出电路输出的模拟信号转 换为数字信号的步骤包括：步骤S30，开启每一所述像素单元对应的读出电 路的复位管，对所述悬浮节点的电荷进行清空和复位；步骤S31，对所述读 出电路输出的模拟信号进行第一次读取；步骤S32，关闭所述复位管；步骤 S33，导通每一所述像素单元的其中一个像素的传输管；步骤S34，对所述 读出电路输出的模拟信号进行第二次读取；步骤S35，将两次读取结果相减 并转换为数字信号。

优选的，在对所述像素单元第i+1个像素进行数据传输而关闭所述复位 管之前，完成所述像素单元第i个像素的Q个所述数字信号依次串行输出， 其中i+1为小于等于每一所述像素单元中像素个数的正整数。

优选的，步骤S32结束至步骤S33开始的时间间隔为1us～32us；步骤 S33结束至步骤S30再次开始的时间间隔为5us～40us；步骤S30中所述复 位管开启时间为1us～64us；步骤S33中所述传输管的导通时间为1us～64us； 步骤S1开始至步骤S30开始的时间间隔为1us～5us；所述像素单元的多个 像素的模拟信号全部输出至对应的读出电路与步骤S3开始的时间间隔为 5us～40us。

优选的，步骤S2为依据所述控制信号并行地将选定行的每一所述像素 单元的多个像素的模拟信号合并输出至对应的读出电路，以及将所述读出 电路输出的模拟信号转换为数字信号，其包括：步骤S41，并行地将选定行 的每一所述像素单元的多个像素的模拟信号合并输出至对应的读出电路， 以及将所述读出电路输出的模拟信号转换为数字信号；步骤S42，将Q个 所述数字信号依次串行输出。

优选的，步骤S41中将选定行的每一所述像素单元的多个像素的模拟 信号合并输出至对应的读出电路，以及将所述读出电路输出的模拟信号转 换为数字信号的步骤包括：步骤S50，开启每一所述像素单元对应的读出电 路的复位管，对所述悬浮节点的电荷进行清空和复位；步骤S51，对所述读 出电路输出的模拟信号进行第一次读取；步骤S52，关闭所述复位管；步骤 S53，导通每一所述像素单元的多个像素的传输管；步骤S54，对所述读出 电路输出的模拟信号进行第二次读取；步骤S55，将两次读取结果相减并转 换为数字信号。

优选的，步骤S52结束至步骤S53开始的时间间隔为1us～32us；步骤 S53结束至步骤3开始的时间间隔为5us～40us；步骤S50中所述复位管开 启时间为1us～64us；步骤S53中所述传输管的导通时间为1us～64us；步 骤S1开始至步骤S50开始的时间间隔为1us～5us。

本发明的优点在于CMOS图像传感器能够依据特定条件或需求，调节 图像传感器的分辨率，通过分裂、合并图像传感器的像素并进行数据输出 实现不同条件下图像质量的优化，并且使得此图像传感器更加智能，应用 范围更广。

附图说明

图1所示为本发明一实施例的CMOS图像传感器的示意图；

图2所示为本发明一实施例的CMOS图像传感器的像素分布示意图；

图3所示为本发明一实施例的CMOS图像传感器的一个像素的电路示 意图；

图4所示为本发明一实施例的CMOS图像传感器分裂模式下的一个像 素单元模拟信号的传输时序图；

图5所示为本发明一实施例的CMOS图像传感器合并模式下的一个像 素单元模拟信号的传输时序图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的 内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技 术人员所熟知的一般替换也涵盖在本发明的保护范围内。

图1所示为本发明一实施例的CMOS图像传感器的示意图，图2是本 发明一实施例的CMOS图像传感器的像素分布示意图，图3为本发明一实 施例的图像传感器的一个像素的电路示意图。

请结合参考图1和图2，CMOS图像传感器包括由P×Q个像素单元 100组成的P行Q列的像素阵列10，控制单元20以及Q个列级ADC30， 其中P、Q均为正整数。每一个像素单元100又由多个像素组成。在本实施 例中，每一个像素单元包括4个像素，这4个像素形成正方形。具体来说， 4个红色像素R1，R2，R3，R4组成红色像素单元，4个第一绿色子像素 G1，G2，G3，G4组成第一绿色像素单元，4个第二绿色子像素G5，G6， G7，G8组成第二绿色像素单元，而4个蓝色子像素B1，B2，B3，B4组成 蓝色像素单元，这四个像素单元可呈拜耳分布。当然，在其他实施例中， 每一个像素单元100所包含的像素个数可不限于4个呈正方形分布。

如图3所示，在本实施例中，每个像素单元包括4个像素 （PD1/PD2/PD3/PD4），每个像素包括一个光电二极管和与该光电二极管 相连的传输管(M4/M5/M6/M7)。通过光电二极管，可将像素单元获取的光 信号转换为模拟信号。每个像素单元还包括一个读出电路，4个光电二极管 分别通过与其相连的传输管连接至该读出电路。具体来说，读出电路包括 悬浮节点P、复位管M3、源跟随器M2和行选通管M1。源跟随器M2的栅 极、复位管M3的源极以及各传输管M4的漏极连接于悬浮节点P，源跟随 器M2的源极与行选通管M1的漏极相连。复位管M3的漏极和源跟随器 M2的漏极接电源。行选通管M1的栅极由行选信号ROW控制，当行选信 号ROW置高时，选中其相应的像素单元；源跟随器M2将像素单元输出的 模拟信号从其栅极传输到源极，再输出至行选通管M1的漏极，并从行选通 管M1的源极，即读出电路的输出端，输出；复位管M3栅极由复位信号 RX控制，在复位信号RX置高时将悬浮节点P点拉高至VDD，从而对悬 浮节点P的电荷进行清空和复位。

如图3所示，在一个像素单元中，4个像素的传输管M4，M5，M6， M7并联连接至读出电路的源跟随器M2栅极，共用同一个悬浮节点P。这 些传输管可根据控制信号（TX1，TX2，TX3，TX4）导通或截止，以合并 输出4个像素的模拟信号或分别依次输出4个像素的模拟信号。当该像素 单元的每个像素的模拟信号依次输出时，CMOS图像传感器切换到分裂模 式，具有更高的像素数和分辨率，适合于例如强光环境。当该像素单元的 每个像素的模拟信号合并输出时，图像传感器切换到合并模式，在该合并 模式下，虽然每一读出电路所读取的像素信号数量为分裂模式下的四分之 一造成分辨率下降，但其信号强度是分裂模式下的四倍，具有更加优秀的 动态范围和灵敏度。此外，由于像素单元包括4个光电二极管PD1、PD2、 PD3、PD4以及7个控制晶体管M1、M2、M3、M4、M5、M6、M7，分摊 到平均每个光电二极管的面积为1.75个晶体管。因此，在相同像素面积的 情况下，像素单元的填充因子更高，意味着具有更好的信噪比和灵敏度。

本发明中是通过控制单元20来进行图像传感器模式的切换。控制单元 20可根据实际需求，发出控制信号以使图像传感器切换至适当的模式。例 如，在一实施例中，可将CMOS图像传感器用作汽车摄像头，并根据不同 环境光强度条件进行像素切换。控制单元可将图像传感器接收的环境光强 度与设定的阈值进行比较，当汽车行驶于白天强光下时，由于室外光线充 足，环境光强度要大于设定的阈值，控制单元发出第一控制信号，使得每 一个像素单元中传输管M4，M5，M6，M7依次打开，且其中一个传输管 处于打开状态时其余传输管均关闭，由此读出电路可依次读出像素PD1， PD2，PD3，PD4的模拟信号，则此时图像传感器切换到分裂模式，具有更 高的像素数和分辨率。而当汽车行驶至隧道或地下车库，或者在阴天、晚 间情况下行驶时，由于环境光线强度较弱，小于设定的阈值，此时控制单 元发出第二控制信号使得每一个像素单元中传输管M4，M5，M6，M7全 部同时打开，由此读出电路读出PD1，PD2，PD3，PD4的模拟信号的合并 信号。如此一来，图像传感器切换到合并模式，在该合并模式下，信号强 度增强，因此在弱光下具有非常好的图像表现力。在另一实施例中，CMOS 图像传感器也可用作门禁系统的监控摄像头，当其获取的实时图像信息包 含人像信息，即说明有人员经过时，控制单元发出第一控制信号，使得每 一个像素单元中传输管M4，M5，M6，M7依次打开，且其中一个传输管 处于打开状态时其余传输管均关闭，由此读出电路可依次读出PD1，PD2， PD3，PD4的模拟信号，则此时图像传感器切换到分裂模式，更加有利于对 人员影像细节的捕捉和记录。当无人员通过监控摄像头时，不需要通过高 像素分辨率的摄像头进行监控，此时控制单元发出第二控制信号使得每一 个像素单元中传输管M4，M5，M6，M7全部同时打开，由此读出电路读 出PD1，PD2，PD3，PD4的合并的模拟信号。如此一来，图像传感器切换 到合并模式，在该合并模式下，节省了无人员通过时系统存储容量的负担， 可以较小的数据率存储监控视频。其中，对于图像传感器模式切换的判定， 及控制信号的输出可通过片外数字信号处理器或片上图像处理电路来完成， 也可通过其他软件或固件来达成。此外，控制单元也可以由外部信号的触 发（如按钮触发）发出控制信号，使图像传感器在分裂模式与合并模式间 切换。

此外，控制单元20还提供像素阵列的行选功能，其与像素阵列的各行 相连，通过发出行选信号ROW来选中要进行数据传输的像素单元。具体来 说，控制单元产生ROW、RX、TX1、TX2、TX3、TX4等信号。假设要对 像素阵列的第一行进行数据传输，则控制单元产生ROW信号使第一行的像 素单元的行选通管全部导通，也即是选中了第一行的全部像素单元。之后， 控制单元再通过RX、TX1、TX2、TX3、TX4等信号来控制第一行的全部 像素单元中像素的模拟信号合并输出或依次输出。控制单元可产生P组 ROW、RX、TX1、TX2、TX3、TX4控制信号（ROW_1、RX_1、TX1_1、 TX2_1、TX3_1、TX4_1；ROW_2、RX_2、TX1_2、TX2_2、TX3_2、TX4_2；……； ROW_P、RX_P、TX1_P、TX2_P、TX3_P、TX4_P），以分别对像素阵列 的各行进行选中和控制。控制单元对像素单元的选中以及模拟信号合并输 出或依次输出的控制方式将在下文中详细描述。

请继续参考图1，图像传感器的Q个列级ADC30与像素阵列的各列的 像素单元一一对应相连，这Q个列级ADC30排布于像素阵列的一侧。其中 每一个列级ADC是和每一个像素单元的读出电路输出端相连，用于读取该 读出电路输出的模拟信号并转换为数字信号。Q个列级ADC并行地读取选 定行的Q个读出电路输出的模拟信号并转换为数字信号，再将这Q个数字 信号依次串行输出。具体来说，每一列级ADC30包括模数转换模块301和 移位寄存器模块302，Q个模数转换模块301并行地将各个像素单元的读出 电路所输出的模拟信号转换为数字信号，而Q个移位寄存器模块302则对 这Q个数字信号依次串行输出。

接下来，将详细说明通过控制单元控制图像传感器像素单元在合并模 式或分裂模式下进行数据传输的过程。

请参考图4，其所示为本发明一实施例的图像传感器在分裂模式（像素 单元的各像素模拟信号分别依次输出）的模拟信号输出时序图。以下将结 合图4说明本发明实施例图像传感器在分裂模式的像素数据传输过程。

当CMOS图像传感器曝光完毕，例如从像素阵列的第一行开始逐行进 行数据传输，直至全部行的数据传输完毕。首先，控制单元20发出高电平 的ROW_1信号，控制像素阵列第一行的全部像素单元中读出电路的行选通 管M1导通，以选中第一行的像素单元。由于每个像素单元都具有四个像素 PD1，PD2，PD3和PD4，因此在以分裂模式进行数据传输时，通过首先将 第一行全部像素单元的像素PD1的数据输出，再将第一行全部像素单元的 像素PD2的数据输出、之后将第一行Q个像素PD3的数据、Q个像素PD4 的数据依次输出这样的方式进行。

具体来说，以一个像素单元为例，其4个像素分别为PD1，PD2，PD3 和PD4。首先，在T1时间段内，控制单元20将该像素单元的读出电路的 复位管M3的栅极信号RX_1上升至高电平，复位管M3导通，使得悬浮节 点P点与电源电压VDD相连，对P点电荷进行清空和复位，此时悬浮节点 P点的电压约为VDD电压，如3.3V，读出电路输出端的电压为P点电压减 去源跟随器M2的栅源电压Vgs以及行选通管M1的漏源电压Vds。该像素 单元对应的列级ADC30对读出电路的输出端模拟信号进行第一次读取。然 后控制单元将RX_1信号置为低电平，复位管M3截止；将传输管M4的栅 极信号TX1_1置为高电平，传输管M4导通且其余传输管截止，此时PD1 的模拟信号被传输至悬浮节点P点。P点的电压经由源跟随器M2和行选通 管M1输出至读出电路的输出端，读出电路输出端的电压为P点电压减去 源跟随器M2的栅源电压Vgs以及行选通管M1的漏源电压Vds，列级ADC 对读出电路输出的模拟信号进行第二次读取。接着，列级ADC将两次读取 结果相减即可得到电源电压VDD与像素PD1的模拟信号的差值，可以理 解，该差值可以被认为是像素PD1的模拟信号的另一种表现形式，当入射 光越强，PD1进行光电转换得到的电荷越多，则两次读取结果的差值也就 越小。之后列级ADC可直接将该差值转换为数字信号并输出。通过列级 ADC对读出电路输出的模拟信号进行两次读取并相减，从而以差值来表征 像素PD1模拟信号的方式，可将源跟随器M2的栅源电压Vgs以及行选通 管M1的漏源电压Vds抵消，且电路噪声也得以消除。

由于控制单元同时控制第一行的全部像素单元，且Q个列级ADC对第 一行的全部像素单元均进行上述的信号模数转换操作，因此第一行每一个 像素单元的像素PD1的模拟信号（可以为列级ADC进行一次读取的模拟信 号，或列级ADC进行两次读取的模拟信号的差值）均在其对应相连的列级 ADC中完成模数转换，具体的是在列级ADC的模数转换模块301中完成 模数转换。每一个列级ADC的模数转换模块301将两次采样结果相减并转 换为数字信号输出至对应的移位寄存器模块302，之后数字信号依次通过Q 个寄存器模块302串行输出，也即是第一列的数字信号通过列级ADC_1的 移位寄存器模块传递给列级ADC_2，同时将第2列的数字信号通过列级 ADC_2的移位寄存器模块传递给列级ADC_3，……，第Q列的数字信号 通过列级ADC_Q的移位寄存器模块传递至输出端，以此方式将Q个像素 PD1的数字信号一一输出。

接着，将进行第一行的像素单元像素PD2的数据传输。具体来说，在 T2时间段内，控制单元复位管M3的栅极信号RX_1再一次拉到高电平， 对P点电荷进行清空和复位，列级ADC第一次读取读出电路输出的模拟信 号；之后控制单元将RX_1信号置为低电平，需要注意的是，第一行像素单 元的像素PD2的数字信号应当在像素PD2数据传输时复位管M3关闭 （RX_1信号从高电平置为低电平）前全部输出。控制单元同时将传输管 M5的栅极信号TX2_1置为高电平，传输管M5导通且其余传输管截止，此 时PD2的模拟信号被传输至悬浮节点P点，并由源跟随器M2及行选通管 M1输出至读出电路的输出端，由列级ADC进行第二次读取；列级ADC 的模数转换模块将两次读取的模拟信号相减得到电源电压VDD与像素PD2 的模拟信号的差值并将其转换为数字信号，输出至移位寄存器模块。Q个 像素PD2的数字信号通过Q个移位寄存器串行输出。同样的，这Q个像素 PD2的数字信号也应当在像素PD3进行数据传输时RX_1信号从高电平置 为低电平前全部输出。

重复上述过程，直至第一行每一个像素单元的PD1、PD2、PD3、PD4 的信号均被列级ADC输出。

其中，在每一个时间段（T1/T2/T3/T4），复位信号RX置于高电平的 时间为1us～64us，优选5us；每一个传输管导通也即是传输管栅极信号 （TX1_1/TX2_1/TX3_1/TX4_1）置于高电平的时间为1us～64us，优选6us； P点电荷进行清空和复位结束（复位信号RX下降沿）与开始像素模拟信号 传输（传输管栅极信号TX1_1/TX2_1/TX3_1/TX4_1上升沿）的时间间隔 为1us～32us，优选6us，而该像素模拟信号传输结束（传输管栅极信号 TX1_1/TX2_1/TX3_1下降沿）至下一个时间段P点电荷重新进行清空和复 位（下一复位信号RX上升沿）的时间间隔为5～40us，优选20us。

之后，控制单元将行选信号ROW_1置为低电平，停止选中像素阵列的 第一行，由此完成像素阵列第一行数据的传输。其中像素单元选中后 （ROW_1上升沿）至开始首次悬浮节点电荷清空和复位（RX_1信号上升 沿）的时间间隔为1us～5us，优选2us；而最后一个像素模拟信号传输结束 （传输管栅极信号TX4_1下降沿）至该行的选通管关闭（ROW_1下降沿） 的时间间隔为5～40us，优选20us。

接下来，控制单元将行选信号ROW_2置为高电平，选中第二行的所有 像素单元，再进行第二行像素单元的数据的依次传输。如此类推，直至整 个像素阵列的数据均被输出。

请参考图5，其所示为本发明一实施例的图像传感器在合并模式（像素 单元的各像素数据合并输出）的模拟信号传输时序图。以下将结合图5说 明本发明实施例图像传感器在合并模式下的像素数据传输过程。

当CMOS图像传感器曝光完毕，同样的例如从像素阵列的第一行开始 逐行进行数据传输，直至全部行的数据传输完毕。首先，控制单元发出高 电平的ROW_1信号，控制像素阵列第一行的全部像素单元中读出电路的行 选通管导通，以选中第一行的像素单元。由于每个像素单元都具有四个像 素PD1，PD2，PD3和PD4，因此在以合并模式进行数据传输时，4个像素 PD1、PD2、PD3、PD4合并成为1个像素PD0使用。

首先，控制单元将复位管M3的栅极信号RX_1上升至高电平，复位管 M3导通，使得悬浮节点P点与电源电压VDD相连，对P点电荷进行清空 和复位，此时悬浮节点P点的电压即约为VDD电压，如3.3V，读出电路 输出端的电压为P点电压减去源跟随器M2的栅源电压Vgs以及行选通管 M1的漏源电压Vds。该像素单元对应的列级ADC对读出电路输出的模拟 信号进行第一次读取。然后控制单元将RX_1信号置为低电平，复位管M3 截止；将传输管M4、M5、M6、M7的栅极信号TX1、TX2、TX3、TX4 同时置为高电平，4个传输管全部导通，此时PD0（PD1、PD2、PD3、PD4） 的模拟信号被传输至悬浮节点P点，由源跟随器M2和行选通管M1输出至 读出电路的输出端，读出电路输出端的电压为P点电压减去源跟随器M2 的栅源电压Vgs以及行选通管M1的漏源电压Vds，列级ADC对读出电路 输出的模拟信号进行第二次读取。接着，列级ADC将两次读取结果相减得 到电源电压VDD与像素PD0的模拟信号的差值，可以理解，该差值可以 被认为是像素PD0的模拟信号的另一种表现形式，当入射光越强，PD0进 行光电转换得到的电荷越多，则两次读取结果的差值也就越小。之后列级 ADC可直接将该差值转换为数字信号并输出至移位寄存器模块。通过列级 ADC对读出电路输出的模拟信号进行两次读取并相减，从而以差值来表征 像素PD0模拟信号的方式，可将源跟随器M2的栅源电压Vgs以及行选通 管M1的漏源电压Vds抵消，且电路噪声也得以消除。

由于控制单元同时控制第一行的全部像素单元，且Q个列级ADC对第 一行的全部像素单元均进行上述的信号模数转换操作，因此第一行每一个 像素单元的像素PD0（PD1、PD2、PD3、PD4）的合并模拟信号（可以为 列级ADC进行一次读取的PD0的模拟信号，或列级ADC进行两次读取的 模拟信号的差值）均在其对应相连的列级ADC中完成模数转换，具体的是 在列级ADC的模数转换模块中完成模数转换。每一个列级ADC的模数转 换模块将两次读取结果相减并转换为数字信号输出至对应的移位寄存器模 块，之后数字信号依次通过Q个寄存器模块串行输出，也即是第一列的数 字信号通过列级ADC_1的移位寄存器模块传递给列级ADC_2，同时将第2 列的数字信号通过列级ADC_2的移位寄存器模块传递给列级ADC_3，……， 第Q列的数字信号通过列级ADC_Q的移位寄存器模块传递至输出端，以 此方式将Q个数字信号一一输出。

完成第一行各像素单元的像素PD0的数据（PD1、PD2、PD3、PD4的 合并数据）的输出过程以后，控制单元将行选ROW_1信号置为低电平，停 止选中像素阵列的第一行。

其中，像素选中后（ROW_1上升沿）至悬浮节点电荷清空和复位（RX_1 信号上升沿）的时间间隔为1us～5us，优选2us；复位信号RX_1置于高电 平的时间为1us～64us，优选5us；P点电荷进行清空和复位结束（复位信 号RX_1下降沿）与开始各像素模拟信号传输（传输管栅极信号TX1_1、 TX2_1、TX3_1、TX4_1上升沿）的时间间隔为1us～32us，优选6us；各 像素模拟信号传输也即是传输管栅极信号（TX1_1、TX2_1、TX3_1、TX4_1） 同时置于高电平的时间为1us～64us，优选6us；而各像素模拟信号输出结 束（传输管栅极信号TX1_1、TX2_1、TX3_1、TX4_1下降沿）至行选通管 关闭（ROW_1下降沿）的时间间隔为5～40us，优选20us。

接下来，控制单元将行选信号ROW_2置为高电平，选中第二行的所有 像素单元，再进行第二行像素单元的像素数据的合并传输。如此类推，直 至整个像素阵列的数据均被输出。

综上所述，本发明的CMOS图像传感器能够在分裂模式和合并模式间 切换以相应调节图像传感器的分辨率，以满足不同条件下图像质量的需求， 应用范围更为广泛；同时本发明利用单边列级ADC即可实现不同模式下像 素数据的传输，结构更加简洁。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于 说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发 明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围 应以权利要求书所述为准。