一种数字相关器以及数字全极化微波辐射计

摘要

本发明涉及一种数字相关器，包括：采样模块、多路复用模块、相关计算模块、同步采样时钟模块以及同步控制模块；其中，所述采样模块采用采样率等于或高于5GHz的模数转换器实现，所述多路复用模块、相关计算模块以及同步控制模块在一主频高于400MHz的FPGA芯片上实现；采样模块中的不同采样单元对外部输入信号分别做高速采样，得到两路数字信号，所述两路数字信号经多路复用模块做多路复用后输入所述的相关计算模块，所述相关计算模块对输入的数字信号做降速和相关计算；同步采样时钟模块用于确保到达采样模块中不同采样单元的采样时钟的相位一致，同步控制模块用于控制采样模块中不同采样单元间的同步工作。

说明书

技术领域

本发明涉及微波辐射领域，特别涉及一种数字相关器以及数字全极化微波辐射 计。

背景技术

全极化微波辐射计在传统微波辐射计的基础上，进一步提取了观测目标的Stokes 极化信息，是国际上19世纪90年代中后期才发展起来的一种新型的微波遥感器， 也是美国、欧洲等国家和地区的研究热点。全极化微波辐射计在短时间内获得全球 大面积风场结果的同时还可以获得大气云水含量、水汽含量和海表温度等参数，对 于海洋和气候研究相当的有利，同时有利于提高大气和海洋预报模式的准确性。全 极化微波辐射计中数据处理的核心部件数字相关器的研究，对我国制造自己的全极 化微波辐射计有重要的意义。修正的Stokes矢量中的元素以亮温K作为单位，如下 式所示：

$T_B=\left(\begin{array}{c}{T}_v\\ T_h\\ T_3\\ T_4\end{array}\right)=\frac{{\lambda }^2}{{\kappa }_B\times \eta }\left(\begin{array}{c}\left({\left|E_v\right|}^2\right)\\ \left({\left|E_h\right|}^2\right)\\ 2\mathrm{Re}\left(E_v{E_h}^{*}\right)\\ 2\mathrm{Im}\left(E_v{E_h}^{*}\right)\end{array}\right)---\left(1\right)$

式中λ是波长，η是介质阻抗，k是Boltzmann常数。参数T_v和T_h，是垂直和水 平极化的亮温，他们的和就是全辐射亮温；其它两个参数T₃和T₄包含了辐射场极 化特性的信息；E_v，E_h是垂直和水平极化的电场强度。

数字全极化微波辐射计是指采用数字计算方法求得stokes参数的全极化微波辐 射计。图1是数字全极化微波辐射计接收机的系统结构框图，包括：双极化天线、 超外差接收机、正交检波器和高速数字相关器；其中超外差接收机对双极化天线接 收到的水平极化和垂直极化两路信号进行放大、滤波；经放大、滤波后的两路信号 还在两个信道的超外差接收机中通过与本振混频，变成中频信号；正交检波器将中 频信号解调成完全正交的一对I、Q信号，两路接收信道对应四路正交信号；这四路 正交信号在所述高速数字相关器中经过组合相关，就可以得到所要测量的四个极化 亮温。

数字相关器处理带宽的能力受限于ADC采样率和高速数据降速技术。目前，Ka 波段及以上的全极化微波辐射计中的中频信号需要后接正交解调器（即图1中的正 交检波器），将信号带宽降低到中频的一半，以适应数字相关器的采样率，但同时正 交解调器所实现的正交变换也会把噪声引入数字相关器的输入，从而产生不希望的 相关偏移。带有本振的正交解调器具有很高的噪声温度，会对下变频噪声产生很大 的贡献。为减少正交解调器带来的误差，全极化微波辐射计接收机在硬件实现时本 振和中频端口需要实现很高的隔离，本振和90°变换器实现较高的隔离。这样可以 减小中频输出端的下变频本振热噪声，但同时也加大了微波电路的难度和成本，这 是目前亟待解决的技术问题。

为了解决这一技术问题，本领域技术人员采用如下方式解决：提高数字相关器 的采样率、降低数据速率，采用数字正交变换方法获取正交信号避免模拟方法的噪 声干扰，进一步并完成相关计算。

在现有技术中实现数字相关器的方式有两种。第一种是用电子电路完成数字相 关计算，即通过乘法单元、累加单元和数控单元搭建系统，例如NASA的PSR数字 微波辐射计，它采用3阶量化即2位相关，带宽为1GHz。该技术的缺陷在于：电子 电路搭建整体系统体积庞大，功耗超过百瓦，且采样率受后续组合电路的限制较大。

第二种是采用FPGA完成数字相关计算。随着集成电路的高速发展，通过FPGA 完成相关计算和数据控制已经非常成熟。目前国内外研制出多种数字相关器，例如 NASA研制的HSCC高速数字相关器（带宽500MHz，2位量化），该数字相关器应 用在国际GEM工程中，或基于FPGA对C波段信号经过混频放大后的信号作处理 的数字相关器（带宽200MHz，采用8位量化）。

现有技术中所实现的上述数字相关器其带宽都局限在2GHz以内，而Ka波段以 上的全极化微波辐射计的中频带宽都等于或高于2GHz，现有技术中的数字相关器无 法满足此类全极化微波辐射计的需要。随着全极化微波辐射计前端中频带宽的增加， 宽带数字相关器的研制十分必要。

发明内容

本发明的目的在于克服现有技术中的数字相关器无法满足中频带宽较高的全极 化微波辐射计的需要，从而提供一种能直接采集2GHz或2GHz以上的带宽信号的数 字相关器。

为了实现上述目的，本发明提供了一种数字相关器，包括：采样模块、多路复 用模块、相关计算模块、同步采样时钟模块以及同步控制模块；其中，所述采样模 块采用采样率等于或高于5GHz的模数转换器实现，所述多路复用模块、相关计算 模块以及同步控制模块在一主频高于400MHz的FPGA芯片上实现；

所述采样模块中的不同采样单元对外部输入信号分别做高速采样，得到两路数 字信号，所述两路数字信号经多路复用模块做多路复用后输入所述的相关计算模块， 所述相关计算模块对输入的数字信号做降速和相关计算；同步采样时钟模块用于确 保到达采样模块中不同采样单元的采样时钟的相位一致，同步控制模块用于控制采 样模块中不同采样单元间的同步工作。

上述技术方案中，所述采样模块包括两个采样单元，每一采样单元为一模数转 换器，两个模数转换器分别连接到所述FPGA芯片并由所述同步采样时钟模块对两 个模数转换器的采样时间进行同步控制。

上述技术方案中，所述模数转换器采用型号为EV8AQ160的模数转换器。

上述技术方案中，所述同步采样时钟模块采用锁相环ADF4360-7和AD9514实 现。

上述技术方案中，所述同步控制模块通过FPGA内部的时序电路同步触发采样 模块中模数转换器的复位管脚，使其同步工作；所述同步控制模块通过FPGA内部 的时序电路同步触发AD9514复位管脚，确保输出时钟的同步。

上述技术方案中，所述多路复用模块实现至少一次多路复用操作；在每一次多 路复用操作中，利用FPGA内部的高速寄存器，采用缓存技术对输入信号进行1：2 的多路复用，并完成对输入时钟的二分频处理，得到分频时钟，所述分频时钟对应 多路复用的信号。

上述技术方案中，所述相关计算模块所完成的相关计算包括两路信号的实时自 相关和互相关计算；所述相关计算模块包括正交器、乘法器、加法器和累加器；所 述正交器针对多路复用模块的输出信号产生对应的正交信号，变化后的两对正交信 号按照公式（1）分别通过乘法器做有符号的相乘运算，然后在加法器相加，最后通 过累加器做积分；

$T_B=\left(\begin{array}{c}{T}_v\\ T_h\\ T_3\\ T_4\end{array}\right)=\frac{{\lambda }^2}{{\kappa }_B\times \eta }\left(\begin{array}{c}\left({\left|E_v\right|}^2\right)\\ \left({\left|E_h\right|}^2\right)\\ 2\mathrm{Re}\left(E_v{E_h}^{*}\right)\\ 2\mathrm{Im}\left(E_v{E_h}^{*}\right)\end{array}\right)---\left(1\right)$

式中λ是波长，η是介质阻抗，k是Boltzmann常数；参数T_v和T_h是垂直和水平 极化的亮温，参数T₃和T₄包含了辐射场极化特性的信息；E_v，E_h是垂直和水平极 化的电场强度。

上述技术方案中，所述正交器针对多路复用模块的输出信号产生对应的正交信 号采用希尔伯特变化或数字正交本振相乘滤波实现。

上述技术方案中，所述FPGA芯片采用Vertex5系列芯片实现。

本发明还提供了一种数字全极化微波辐射计，包括双极化天线、超外差接收机 和所述的数字相关器；

所述双极化天线接收到水平极化和垂直极化的两路信号，所接收到的两路信号 在所述超外差接收机中放大、滤波以及混频，得到两路信号，所述两路信号在所述 数字相关器中首先由采样模块中的不同采样单元分别做高速采样，得到两路数字信 号，所述两路数字信号经多路复用模块做多路复用后输入所述的相关计算模块，所 述相关计算模块对输入的数字信号做降速和相关计算，得到所要测量的四个极化亮 温；同步采样时钟模块用于确保到达采样模块中不同采样单元的采样时钟的相位一 致，同步控制模块用于控制采样模块中不同采样单元间的同步工作。

本发明的优点在于：

本发明的数字全极化微波辐射计可以实现速度高达5GHz的双通道采样，直接 采集2GHz或2GHz以上的带宽信号；

本发明的数字全极化微波辐射计无需正交解调器，在FPGA中实现相关计算， 避免正交解调器带来的热噪声和相位偏差；

本发明的数字全极化微波辐射计采用多次多路复用的方式解决了信号降速的难 题，采用FPGA解决了高速相关计算的问题。

附图说明

图1是现有技术中的数字全极化微波辐射计接收机的系统结构框图；

图2是本发明的数字全极化微波辐射计在一个实施例中的结构图；

图3是本发明的数字全极化微波辐射计中的数字相关器的功能框图；

图4是EV8AQ160的功能框图；

图5是5GHz采样率数字相关器降速流程图。

具体实施方式

现结合附图对本发明作进一步的描述。

参考图2，在一个实施例中，本发明的数字全极化微波辐射计包括双极化天线、 超外差接收机和数字相关器；如图3所示，其中的数字相关器包括采样模块、多路 复用模块、相关计算模块、同步采样时钟模块以及同步控制模块；所述双极化天线 接收到水平极化和垂直极化的两路信号，所接收到的两路信号在所述超外差接收机 中放大、滤波以及混频，得到两路信号，所述两路信号在所述数字相关器中首先由 采样模块做高速采样，得到两路数字信号，所述两路数字信号经多路复用模块做多 路复用后输入所述的相关计算模块，所述相关计算模块对输入的数字信号做降速和 相关计算，得到所要测量的四个极化亮温，这一结果输出到外部的计算机；同步采 样时钟模块用于确保到达采样模块中不同采样单元的采样时钟的相位一致，同步控 制模块用于控制采样模块中不同采样单元间的同步工作。

下面对本发明的数字全极化微波辐射计做进一步的说明。

所述数字相关器在硬件上主要采用超高速模数转换（ADC）与FPGA芯片实现。 具体的说，所述数字相关器中的采样模块采用了超高速ADC，所述超高速ADC为 市场上任何一款采样率等于或高于5GHz的ADC，在本实施例中采用了EV8AQ160。 所述采样模块所采用的超高速ADC有两个，分别对应输入的两路中频信号，如图3 所示，这两个超高速ADC分别连接到FPGA芯片，并由所述同步采样时钟模块对两 个超高速ADC的采样时间进行同步控制。通过对上述超高速ADC的使用，所述采 样模块可以实现速度高达5GHz的双通道采样，直接采集2GHz带宽信号。

图4为EV8AQ160的功能框图，从图中可以看出，EV8AQ160外接SPI串口可 以配置该芯片为一路采样，采样率5GHz，8bit量化；输出时钟采用DDR模式，即 在时钟上升沿和下降沿传输数据。内部对被采样数据做1：8demux，所以输出数据 速度为625MHz，时钟速率为312.5MHz，输入时钟为1.25GHz。输入时钟幅度范 围较广，从-9dBm到2dBm。数据输出为标准LVDS模式，芯片内置复位信号，多 片芯片间的同步通过FPGA触发此复位信号即可。该芯片同时输出溢出信号，当输 入超出量程时，输出高电平。

同步采样时钟模块用于确保采样模块中的两个高速ADC高达1250MHz的采样 时钟严格同步，达到幅相一致性的要求。在本实施例中，同步采样时钟模块采用锁 相环ADF4360-7和AD9514实现。ADF4360-7是ADI公司推出的锁相环频率合成 器芯片，输出频率范围从350MHz到1800MHz。1.25GHz时钟由ADF4360-7产生 后，通过AD9514分出两路同相差分时钟。AD9514具有小封装高整合度的特点，无 需多个分离元件，通过配置其管脚可以选择输出时钟模式和时钟相位，最高频率到 1600MHz。

同步控制模块、多路复用模块与相关计算模块均在FPGA中实现。在本实施例 中，FPGA采用xilinx生产的Vertex5系列芯片。它采用65nm工艺，与前一代90nm 工艺的FPGA相比，速度提高30%，逻辑容量增加65%，动态功耗降低了35%，IO 口可以接收最高1.25GHz的LVDS输入信号，主频均高于450MHz。同步控制模块 在FPGA内完成，通过FPGA内部的时序电路同步触发采样模块中两片ADC的复位 管脚，使其同步工作。同步控制模块采用同样的方法触发AD9514复位管脚，确保 输出时钟的同步。

进入FPGA的被采样信号同步时钟为DDR模式，速度312.5MHz。FPGA接受 的最高全局时钟速率为550MHz，所以输入信号的速率已经降低至FPGA可接收范 围内。当采样模块采集的数据进入FPGA后，如图5所示，首先由所述多路复用模 块利用FPGA内部的高速寄存器，采用缓存技术对输入信号进行1：2的多路复用， 即积累两个时间点的采样值再输出到相关计算模块，同时所述多路复用模块还要完 成对输入时钟的二分频处理，得到分频时钟，所述分频时钟对应多路复用的信号。 所述二分频处理由Virtex5芯片中的DCM时钟驱动电路完成，DCM时钟驱动电路可 以使全局时钟的输出达到无抖动延迟。同步的分频和多路复用确保了FPGA内部数 据传输的同步性，完成了高速信号的最终降速。所述多路复用模块对输入信号的多 路复用操作可以不止一次，即在一次多路复用操作结束后，所述多路复用模块采用 FPGA中的其它高速寄存器继续对前次多路复用操作所生成的结果做多路复用，以进 一步降低信号的速率。上述多路复用操作可以达到用资源换速度的目的，利于FPGA 完成正交变换、数字相乘积分等操作。

相关计算模块所完成的相关计算包括两路信号的实时自相关和互相关计算。所 述相关计算模块包括正交器、乘法器、加法器和累加器。正交器针对多路复用模块 的输出信号产生对应的正交信号，可以有两种实现方法：采用希尔伯特变化或数字 正交本振相乘滤波。变化后的两对正交信号按照公式（1）的相关算法分别通过乘法 器作有符号的相乘运算，然后在加法器相加，最后通过累加器作100ms的积分。在 本实施例中，乘法器通过调用FPGA中的IP核实现，Vertex5芯片有192个DSP计 算单元，最高速度达到450MHz，而实际需要64个DSP乘法器单元，速度低于 200MHz，满足应用。减法器则通过VHDL语言实现。同样通过VHDL编程实现加 法器和64bit宽累加器。累加结果通过FPGA内部状态机直接上传到上位机。

FPGA内部对全局时钟做分频处理，产生传输时钟，并可根据实际需要调整。数 字相关器通讯接口包含串口和USB口。串口包括Rs485与Rs232两种模式。Rs232 芯片可选择芯片MAX3232，其有两对信号driver，都是CMOS电平的传输，数字相 关器采用其中一对driver即可。Rs485采用驱动芯片SP3491。它有一对差分驱动和 相应使能管脚，最大传输距离为4000英尺（约1219米），最大传输速率为10M/s。 使能管脚通过FPGA控制，所有输入输出均和FPGA通讯。采用FT232芯片实现Rs422 串口或Rs232串口与USB口的转换。

以上是对本发明的数字全极化微波辐射计的描述。与图1中所示的现有技术中 的数字全极化微波辐射计相比，本发明的数字全极化微波辐射计可以实现速度高达 5GHz的双通道采样，直接采集2GHz或2GHz以上的带宽信号；本发明的数字全极 化微波辐射计无需正交解调器，在FPGA中实现相关计算，避免正交解调器带来的 热噪声和相位偏差；本发明的数字全极化微波辐射计采用多次多路复用的方式解决 了信号降速的难题，采用FPGA解决了高速相关计算的问题。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管 参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明 的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均 应涵盖在本发明的权利要求范围当中。