一种基于FPGA的永磁同步电机电流环带宽扩展装置

摘要

本发明公开了一种永磁同步电机电流环带宽扩展装置，包括电流采样模块，读取A相和B相电流采样值i

说明书

技术领域

本发明属于电机控制技术领域，更具体地，涉及一种基于FPGA的永磁 同步电机电流环带宽扩展装置。

背景技术

永磁同步电机控制一般包括位置环、速度环、电流环三个控制回路。 其中，电流环是整个系统的最内层，其控制性能的优劣直接影响到伺服系 统速度环和位置环的响应性能。

在永磁同步电机控制系统中，电流控制器首先采样得到电机相电流， 然后通过矢量控制算法计算出αβ坐标系下的参考电压矢量(V_α、V_β)，最 后利用SVPWM调制方法计算出PWM占空比以及输出PWM波以控制IPM或IGBT 的开通与关断，达到控制电机电流的目的。其中制约电流环带宽的主要因 素有：PWM开关频率和电流控制环路延时。电流控制环路延时指从采样得到 电机相电流到PWM波输出的时间。PWM开关频率由于受到开关器件性能和散 热能力的限制，提升空间不大。因此，为了提高电流环带宽，应尽量减小 电流控制环路的延时。其中，电流控制环路的延时与电流环控制时序有关。

如图1所示，传统电流环控制时序如下：在一个电流控制周期的起点 进行电流采样，然后进行相关的计算得到PWM占空比，并在下一个电流控 制周期的起点输出新占空比的PWM波。在这种时序控制下，电流采样和PWM 波更新输出在同一时刻发生，由k时刻采样电流计算出的PWM占空比需要 在k+1时刻才得到更新，在一个电流控制周期中，更新一次PWM占空比。 因此电流控制环路延时(T_d)等于电流控制周期(T_s)和PWM输出延时(T_PWM) 之和。传统的基于MCU或DSP等微处理器的伺服驱动器受微处理器工作频 率和运行结构的限制，电流控制环路的延时较大，影响电流环带宽。

发明内容

本发明目的是针对现有永磁同步电机电流控制环路延时大、带宽低的 缺陷，提出一种低延时、高带宽的基于FPGA的永磁同步电机电流环控制方 法。

为实现上述目的，本发明提供了一种基于FPGA的永磁同步电机电流环 带宽扩展装置，所述装置包括电流采样模块、Clark变换模块、Park变换 模块、iPark变换模块、四倍频模块、CORDIC模块、PI调节器模块、SVPWM 模块以及时序控制模块，其中：

所述电流采样模块，用于控制外部AD芯片的启动和停止，以及给AD 芯片提供AD转换的时钟信号，并在固定时钟下读取AD芯片所得的A相和B 相电流采样值(i_a、i_b)；

所述Clark变换模块，用于将相电流采样值(i_a、i_b)变换到αβ坐标 系中，得到i_α、i_β；

所述四倍频模块，用于接收外部编码器反馈信号(A、B)，并将其进行 四倍频处理，得到电机角度(θ)；

所述CORDIC模块，，用于根据电机角度(θ)计算其正余弦值(sinθ、 cosθ)；

所述Park变换模块，用于根据所述CORDIC模块的计算结果，将i_α、i_β变换到dq坐标系，得到直轴电流i_d和交轴电流i_q；

所述PI模块，用于根据指令电流与反馈电流(i_d、i_q)比较得 电流偏差值，利用电流偏差值进行比例、积分运算得到输出的dq轴指令电 压(V_d、V_q)；

所述iPark变换模块，用于根据所述CORDIC模块的计算结果，将d_q轴电压(V_d、V_q)变换到αβ坐标系中，得到V_α、V_β；

所述SVPWM模块，用于根据V_α、V_β计算三相PWM占空比，并产生六 路PWM波形；

所述时序控制模块，根据电流控制时序开启和关闭相应模块，完成永 磁同步电机电流的控制。

具体地，上述装置中，所述电流采样模块在采样时钟控制下独立运行， 所述四倍频模块、CORDIC模块、Park变换模块、Clark变换模块在系统时 钟控制下独立运行；

所述时序控制模块以PWM计数器为基准，控制其他各个模块的先后运 行，具体地：

所述时序控制模块以PWM计数器为基准，控制其他各个模块的先后运 行，具体地：

在一个电流控制周期内，PWM计数器从0开始向上递增计数,直到PWM 计数器的值等于PWM周期寄存器的值(R_period)时，然后PWM计时器又向下递 减计数到0；

PWM计数器向下递减计数时，当PWM计数器的值等于PWM比较寄存器的 值（R_comp）时，触发死区计数器开始向下递减计数；当死区计数器的值等 于0时，死区计数器停止计数，PWM波输出电平取反；当PWM计数器的值等 于计算时间寄存器的值（R_calc）时，时序控制模块将发出控制信号触发Clark 变换模块、Park变换模块、PI调节器模块、iPark变换模块、SVPWM模块 先后运行，产生新的PWM占空比；当PWM计数器的值等于0时，将新的PWM 占空比赋值给PWM比较寄存器的值（R_comp），然后PWM计数器开始向上递 增计数；

PWM计数器向上递增计数时，当PWM计数器的值等于PWM比较寄存器的 值（R_comp）时，触发死区计数器开始由0向上递增计数；当死区计数器的 值等于死区时间寄存器的值（R_dead）时，死区计数器停止计数，PWM波输出 电平取反；当PWM计数器的值等于PWM周期寄存器的值与计算时间寄存器 的值之差（R_period-R_calc）时，时序控制模块将发出控制信号触发Clark变换 模块、Park变换模块、PI调节器模块、iPark变换模块、SVPWM模块先后 运行，产生新的PWM占空比；当PWM计数器的值等于PWM周期寄存器的值 (R_period)时，将新的PWM占空比赋值给PWM比较寄存器的值（R_comp），然后 PWM计数器开始向下递减计数；如此，周而复始。

作为本发明的进一步优选，所述Clark变换模块采用如下变换矩阵：

$\left(\begin{array}{c}{I}_{\alpha }\\ I_{\beta }\end{array}\right)=\left(\begin{array}{cc}1& 0\\ \frac{\sqrt{3}}{3}& \frac{2\sqrt{3}}{3}\end{array}\right)\left(\begin{array}{c}{I}_a\\ I_b\end{array}\right).$

作为本发明的进一步优选，所述Park变换模块采用如下变换矩阵：

$\left(\begin{array}{c}{I}_d\\ I_q\end{array}\right)=\left(\begin{array}{cc}\cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{array}\right)\left(\begin{array}{c}{I}_{\alpha }\\ I_{\beta }\end{array}\right).$

作为本发明的进一步优选，所述iPark变换模块采用如下变换矩阵：

$\left(\begin{array}{c}{V}_{\alpha }\\ V_{\beta }\end{array}\right)=\left(\begin{array}{cc}\cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{array}\right)\left(\begin{array}{c}{V}_d\\ V_q\end{array}\right)..$

本发明通过对永磁同步电机电流控制时序的优化以及基于FPGA的电流 控制器的设计，大大减小了电流控制环路中的延时，从而提高了电流环带 宽，对永磁同步电机整体性能的提升具有明显的效果。

附图说明

图1为传统永磁同步电机电流环控制时序图；

图2为本发明提出的永磁同步电机电流环控制时序图；

图3为永磁同步电机电流环带宽扩展装置的结构示意图；

图4为FPGA时序控制模块工作原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图 及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体 实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的 本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可 以相互组合。

如图2所示，为图2为本发明提出的永磁同步电机电流环控制时序图， 在一个电流控制周期中进行两次矢量控制计算和两次PWM输出，并调整电 流采样时刻，以减小电流控制环路延时。具体地，在一个电流控制周期的 起点和中点进行PWM输出，在PWM输出前很短的一段时间内进行电流采样 和矢量控制计算，得到PWM占空比。在这样的时序控制下，由k时刻采样 电流计算出的占空比在k时刻立即得到更新输出。因此电流控制环路延时 T_d为:

T_d＝0.5T_sample+T_calc+T_PWM    （1）

其中，T_sample表示电流采样延时，T_calc表示计算延时，T_PWM表示PWM 输出延时。本发明采用基于FPGA的电流控制器，相当于纯硬件形式完成相 关计算，可以将T_sample+T_calc控制在一微秒之内，这相对于T_PWM而言可以忽 略不计。所以：

T_d≈T_PWM＝0.25T_s       （2）

其中，T_s表示电流控制周期。

对于FPGA芯片而言，可通过软件编程设计专用集成芯片，以纯硬件方 式运行，可优化电流控制时序，减小电流控制环路延时，提高电流环带宽。

本发明将上述电流环控制时序，在FPGA具体实现。如图3所示，在FPGA 电流控制器中包括：电流采样模块、Clark变换模块、Park变换模块、iPark 变换模块、四倍频模块、CORDIC模块、M/T测速模块、PI调节器模块、SVPWM 模块以及时序控制模块。

所述电流采样模块用于控制外部AD芯片的启动和停止，以及给AD芯 片提供AD转换的时钟信号，并在固定时钟下读取AD芯片所得的A相和B 相电流采样值(i_a、i_b)。

所述Clark变换模块将相电流采样值(i_a、i_b)变换到αβ坐标系中， 得i_α、i_β。

所述Park变换模块将i_α、i_β变换到dq坐标系，得直轴电流(i_d)和交 轴电流(i_q)。

所述iPark变换模块将dq轴电压(V_d、V_q)变换到αβ坐标系中，得 V_α、V_β。

所述SVPWM模块利用V_α、V_β计算三相PWM占空比，并产生六路PWM 波形。

所述四倍频模块用于接收外部编码器反馈信号(A、B)，并将其进行四 倍频处理，得到电机角度(θ)。其中ABZ表示编码器信号，用以指示电机 的角度位置，A、B是相位相差90°的方波信号（电机旋转一圈，将分别产 生n个A、B方波脉冲，其中n为编码器的分辨率），Z为编码器零位参考 信号（编码器每转一圈，产生一个Z脉冲）。

所述CORDIC模块，利用电机角度(θ)计算其正余弦值(sinθ、cosθ)， CORDIC算法是一种数值性计算逼近的方法，它只需移位和加、减操作就可 计算出任一角度的三角函数值，本发明采用16级流水线操作，精度高、速 度快。

所述PI模块，通过指令电流与反馈电流(i_d、i_q)比较得电流 偏差值，利用电流偏差值进行比例、积分运算得到输出的dq轴指令电压 (V_d、V_q)。

所述时序控制模块，根据本发明提出的电流控制时序开启和关闭相应 模块，完成永磁同步电机电流的控制。

更进一步地，为了保证各个模块时序的精确控制，除电流采样模块、 滤波器模块、四倍频模块以及CORDIC模块以外，其他模块都以PWM计数器 为基准，由时序控制模块控制各个模块先后运行。首先，对下述控制过程 中各参数做一说明，R_period为PWM周期寄存器值，R_dead为死区时间寄存器值， R_comp(k)为第k次PWM输出比较寄存器值，R_calc为计算时间寄存器的值，T_si为 电流采样时钟。

如图4所示，控制具体过程如下：

所述时序控制模块以PWM计数器为基准，控制其他各个模块的先后运 行，具体地：

在一个电流控制周期内，PWM计数器从0开始向上递增计数,直到PWM 计数器的值等于PWM周期寄存器的值(R_period)时，然后PWM计时器又向下递 减计数到0；

PWM计数器向下递减计数时，当PWM计数器的值等于PWM比较寄存器的 值（R_comp）时，触发死区计数器开始向下递减计数；当死区计数器的值等 于0时，死区计数器停止计数，PWM波输出电平取反；当PWM计数器的值等 于计算时间寄存器的值（R_calc）时，时序控制模块将发出控制信号触发Clark 变换模块、Park变换模块、PI调节器模块、iPark变换模块、SVPWM模块 先后运行，产生新的PWM占空比；当PWM计数器的值等于0时，将新的PWM 占空比赋值给PWM比较寄存器的值（R_comp），然后PWM计数器开始向上递 增计数；

PWM计数器向上递增计数时，当PWM计数器的值等于PWM比较寄存器的 值（R_comp）时，触发死区计数器开始由0向上递增计数；当死区计数器的 值等于死区时间寄存器的值（R_dead）时，死区计数器停止计数，PWM波输出 电平取反；当PWM计数器的值等于PWM周期寄存器的值与计算时间寄存器 的值之差（R_period-R_calc）时，时序控制模块将发出控制信号触发Clark变换 模块、Park变换模块、PI调节器模块、iPark变换模块、SVPWM模块先后 运行，产生新的PWM占空比；当PWM计数器的值等于PWM周期寄存器的值 (R_period)时，将新的PWM占空比赋值给PWM比较寄存器的值（R_comp），然后 PWM计数器开始向下递减计数；如此，周而复始。

电流采样模块在采样时钟（T_si）控制下独立运行。四倍频模块、CORDIC 模块、Park变换模块、Clark变换模块在系统时钟控制下独立运行。

本发明提出的电流环控制中的所有模块都采用VHDL硬件描述语言进行 描述。为了便于操作，程序中的电流、电压值统一采用_IQ24定点数格式表 示。

FPGA程序中包括：电流采样模块、Clark变换模块、Park变换模块、 iPark变换模块、四倍频模块、CORDIC模块、M/T测速模块、PI调节器模 块、SVPWM模块以及时序控制模块，如图3所示。本发明将上述电流环控制 时序，在FPGA具体实现。在FPGA电流控制器中包括：电流采样模块、Clark 变换模块、Park变换模块、iPark变换模块、四倍频模块、CORDIC模块、 M/T测速模块、PI调节器模块、SVPWM模块以及时序控制模块。

所述Clark变换模块采用如下变换矩阵：

$\left(\begin{array}{c}{I}_{\alpha }\\ I_{\beta }\end{array}\right)=\left(\begin{array}{cc}1& 0\\ \frac{\sqrt{3}}{3}& \frac{2\sqrt{3}}{3}\end{array}\right)\left(\begin{array}{c}{I}_a\\ I_b\end{array}\right)---\left(3\right)$

所述Park变换模块采用如下变换矩阵：

$\left(\begin{array}{c}{I}_d\\ I_q\end{array}\right)=\left(\begin{array}{cc}\cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{array}\right)\left(\begin{array}{c}{I}_{\alpha }\\ I_{\beta }\end{array}\right)---\left(4\right)$

所述iPark变换模块采用如下变换矩阵：

$\left(\begin{array}{c}{V}_{\alpha }\\ V_{\beta }\end{array}\right)=\left(\begin{array}{cc}\cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{array}\right)\left(\begin{array}{c}{V}_d\\ V_q\end{array}\right)---\left(5\right)$

在电流控制器工作之前，应首先根据需求给FPGA中的PWM周期寄存器 (R_period)、PWM比较寄存器（R_comp）死区时间寄存器（R_dead）、计算时间寄存 器（R_calc）赋值。在电流控制器正常运行时，时序控制模块根据PWM计数器 和死区计数器的计数值与各个寄存器的值相比较，产生各个模块运行和停 止的控制信号。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等 同替换和改进等，均应包含在本发明的保护范围之内。