适用于变压器差动保护的电压锁相同步网络化采样方法

摘要

本发明公开了适用于变压器差动保护的电压锁相同步网络化采样方法，其特征在于，包括如下步骤：步骤一：FPGA控制的网络采样模件通过SMV网络接收变压器三侧合并单元中关于电压的原始采样值报文；步骤二：FPGA控制的网络采样模件将其收到原始采样值报文的时间定义为时标θ1(t)，FPGA控制的网络采样模件对时标θ1(t)进行节拍锁定并消除抖动，得到输出采样值报文，输出采样值报文的时标为θ2(t)。本发明可以很好在网络化采样或点对点采样的情况下，不依赖于同步信号而工作，适用于任何采样模式下的数字化变压器保护。使得数字化变压器保护可以独立于网络而单独存在。

说明书

技术领域

本发明涉及一种采样方法，具体涉及一种适用于变压器差动保护的电压锁相同步网络化采样方法，本发明属于电力系统智能变电站以及数字化变电站继电保护领域。

背景技术

同步问题一直是网络采样的数字化变压器差动保护的最大难点。目前，国内数字化变压器差动保护为了解决由于同步问题所造成的变压器差动保护误动一般采用点对点采样，利用合并单元的额定延时进行三侧电流相位角修正已实现数字化变压器差动保护的同步。随着网络技术的发展，过程层统一组网将是数字化变电站技术发展的最终方向，所以如何解决由于网络化采样所带来的对于同步信号的依赖性已成了现在数字化变压器保护研究的新方向。国内大多数变压器保护生产厂家在网络化采样的时候完全依赖于同步信号的正确性，当合并单元失去同步时保护就闭锁差动保护。但现在变电站同步信号的可靠性还不能达到保护安全性的技术要求，一旦失去同步就有可能会导致变压器保护的拒动，所以大多数合并单元都具有同步守时机制，即当合并单元失去同步时，合并单元将按照原有节拍工作。所以一旦合并单元在同步异常时由于同步守时的原因可能会造成不同合并单元按照不同节拍工作，但其报文中的同步标志依旧处在同步状态从而导致变压器保护的不正确动作。

国内外目前也主要是按照同步信号节拍来实现数字化变压器保护三侧同步的，同步方式一般采样光纤秒脉冲同步、光纤B码同步、IEC 61588协议同步等方式。而点对点采样的数字化变压器保护是不需要依赖同步信号而工作的，依靠读取合并单元传输的采样额定延时进行时间修正，保护设备利用插值算法对数字化采样值进行离散化二次采样实现变压器各侧采样值同步。

如图1是现有一种数字化变压器保护装置的结构示意图。如图1所示，变压器合并单元包括高压侧合并单元、中压侧合并单元和低压侧合并单元，每个合并单元分别连接SMV网络，SMV网络将变压器三侧合并单元中关于电压的原始采样值报文传送给FPGA控制的网络采样模件。数字化变压器保护装置包括：FPGA控制的网络采样模件、逻辑运算主CPU模件和GOOSE发送跳闸模件，FPGA控制的网络采样模件一般具有通过SMV网络接收来自变压器三侧合并单元中关于电压的采样值报文并对所述采样值报文打上时间标志的功能；逻辑运算主CPU模件连接FPGA控制的网络采样模件，逻辑运算主CPU模件一般具有对经过FPGA控制的网络采样模件处理的采样值报文进行变压器保护的逻辑计算的功能； GOOSE发送跳闸模件连接逻辑运算主CPU模件，GOOSE发送跳闸模件一般用于发送跳闸报文。

现有技术中，FPGA控制的网络采样模件需要依赖同步信号进行工作，而网络化采样的变压器差动保护不依赖同步信号而工作，一直是数字化变压器差动保护的研究方向。目前还没有能真正达到不依赖于同步信号工作的网络化采样变压器保护方法的出现。

发明内容

为解决现有技术的不足，本发明的目的在于提供一种适用于变压器差动保护的电压锁相同步网络化采样方法。 

为了实现上述目标，本发明采用如下的技术方案：

适用于变压器差动保护的电压锁相同步网络化采样方法，其特征在于，包括如下步骤：

步骤一：FPGA控制的网络采样模件通过SMV网络接收变压器三侧合并单元中关于电压的原始采样值报文；

步骤二： FPGA控制的网络采样模件将其收到原始采样值报文的时间定义为时标θ1(t)，FPGA控制的网络采样模件对时标θ1(t)进行节拍锁定并消除抖动，得到输出采样值报文，输出采样值报文的时标为θ2(t)。

前述的适用于变压器差动保护的电压锁相同步网络化采样方法，其特征在于，所述步骤二包括：FPGA控制的网络采样模件根据数字式相位锁定器的原理对时标θ1(t)进行节拍锁定并消除抖动，最终得到输出采样值报文，输出采样值报文的时标为θ2(t)。

前述的适用于变压器差动保护的电压锁相同步网络化采样方法，其特征在于，所述步骤二包括：在FPGA控制的网络采样模件中构建一个数字式相位锁定器，所述数字式相位锁定器包括鉴相器、环路滤波器和压控振荡器，将时标θ1(t)输入到鉴相器中，在数字式相位锁定器启动初始时，θ2(t)=θ1(t)；当θ1(t)与θ2(t)失步时，由鉴相器完成θ1(t)与θ2(t)的时间差值的计算；所述时间差值作为环路滤波器的输入量V1(t)，环路滤波器进行低通滤波处理，其输出量为V2(t)；V2(t)作为压控振荡器的输入量，压控振荡器按V2(t)幅值的大小来确定跟踪调节步长，并在不超过k秒的时间内完成θ2(t)的整个跟踪过程，k>0。

前述的适用于变压器差动保护的电压锁相同步网络化采样方法，其特征在于，包括如下步骤：

步骤三：在步骤二完成后，逻辑运算主CPU模件从输出采样值报文中获取变压器各侧电压，并修正变压器各侧电压之间的绝对相位差。

前述的适用于变压器差动保护的电压锁相同步网络化采样方法，其特征在于，逻辑运算主CPU模件以角型侧作为基准，根据变压器保护中接线方式的整定值来完成变压器三侧的电压转角，然后根据电压相位角一致的原理修正变压器各侧电压之间的绝对相位差。

本发明的有益之处在于：本发明的一种适用于变压器差动保护的电压锁相同步网络化采样方法可以很好在网络化采样或点对点采样的情况下，不依赖于同步信号而工作，适用于任何采样模式下的数字化变压器保护。使得数字化变压器保护可以独立于网络而单独存在。

附图说明

图1是本发明网络化采样的变压器差动保护装置的结构示意图；

图2是本发明一种适用于变压器差动保护的电压锁相同步网络化采样方法流程图；

图3是本发明数字式相位锁定器的运作示意图。

具体实施方式

以下结合附图和具体实施例对本发明作具体的介绍。

参照图1所示，是本发明一种适用于变压器差动保护的电压锁相同步网络化采样方法所基于的变压器差动保护装置。相对于现有的变压器差动保护装置，本发明是在FPGA控制的网络采样模件中增加了完成对采样值报文的发送频率及相位的锁定的功能，同时在逻辑运算主CPU模件中增加了根据相位锁定后电压相位角关系的一致性完成电压相位修正的功能。

本发明本质是以变压器三侧电压在稳态状况下具有一定的相位稳定关系，并利用锁相环原理进行相位锁定从而消除由于合并单元（即MU）以及网络的抖动而造成采样时刻离散带来的相位角偏差。所以本技术方案的锁相技术针对的并不是实实在在的物理信号，而是将来自于合并单元的采样值报文虚拟成信号（Ui），把采样值报文的发送频率虚拟成信号的“频率”，通过对采样值报文的跟踪、滤波，确定采样值报文的发送频率和相位，进而得到采样的频率和相位。

与现有技术相比，本发明适用于变压器差动保护的电压锁相同步网络化采样方法，包括如下步骤：

步骤一：FPGA控制的网络采样模件通过SMV网络接收变压器三侧合并单元中关于电压的原始采样值报文；

步骤二： FPGA控制的网络采样模件将其收到原始采样值报文的时间定义为时标θ1(t)，FPGA控制的网络采样模件对时标θ1(t)进行节拍锁定并消除抖动，得到输出采样值报文，输出采样值报文的时标为θ2(t)；

具体来说，合并单元以自身时钟定时采集并发送采样值报文，本发明的数字化变压器保护装置中的FPGA控制的网络采样模件也以自身时钟节拍进行数据接收，两者之间必须建立节拍的锁定以保证数据接收的稳定可靠。同时，合并单元由于同步处理，数据打包，程序任务调度，光纤收发接口等环节的影响，数据帧到达保护装置时，存在一定的随机时间抖动，即采样值报文的到达时刻θ1(t)是带有随机抖动的。尤其是经过SMV网络以后，该抖动值可达到30～40微秒。为了解决上述问题，本发明FPGA控制的网络采样模件根据数字式相位锁定器的原理（即DPLL）对时标θ1(t)进行节拍锁定并消除抖动，最终得到输出采样值报文，输出采样值报文的时标为θ2(t)。本发明的保护装置最终基于节拍θ2(t)运行。

如图3所示，FPGA控制的网络采样模件包括数字式相位锁定器，数字式相位锁定器包括鉴相器、环路滤波器和压控振荡器，鉴相器接收采样值报文，鉴相器连接环路滤波器，环路滤波器连接压控振荡器，压控振荡器连接逻辑运算主CPU模件。

由此，本发明实际运行时，上述步骤二包括：在FPGA控制的网络采样模件中构建一个数字式相位锁定器，所述数字式相位锁定器包括鉴相器、环路滤波器和压控振荡器，将时标θ1(t)输入到鉴相器中，在数字式相位锁定器启动初始时，θ2(t)=θ1(t)；当θ1(t)与θ2(t)失步时，由鉴相器完成θ1(t)与θ2(t)的时间差值的计算；所述时间差值作为环路滤波器的输入量V1(t)，环路滤波器进行低通滤波处理，其输出量为V2(t)；V2(t)作为压控振荡器的输入量，压控振荡器按V2(t)幅值的大小来确定跟踪调节步长，并在不超过k秒的时间内完成θ2(t)的整个跟踪过程。这里，θ1(t)与θ2(t)的失步的原因可能是累计误差或是时间抖动。在环路滤波器进行低通滤波处理时，考虑到合并单元和保护装置的晶振变化特性和报文时间抖动的特性，可以设计一个IIR型低通滤波器作为环路滤波器的优选选择来保证良好的跟踪速度和稳定性，滤波输出为V2(t)。V2(t)作为压控振荡器的输入量，按其幅值的大小来确定跟踪调节步长，不超过k秒的时间内完成θ2(t)的整个跟踪过程。以上环节在数字式相位锁定器的运行中连续循环进行。本发明不限制k的大小，实践中，优选k为1。

需要注意的是，本发明中的环路滤波器也可以选择除了IIR型低通滤波器外的其他可行的低通滤波器。进一步，本发明也实际上不限制FPGA控制的网络采样模件的具体实现结构，也不限制合并单元的具体类型、数量，由于本发明是以变压器三侧电压在稳态状况下具有一定的相位稳定关系利用锁相环原理进行相位锁定从而消除由于合并单元以及网络的抖动而造成采样时刻离散带来的相位角偏差。所以需要精确的时间特性采样模件，作为优选，但作为优选，FPGA控制的网络采样模件为FPGA控制的FPGA控制的网络采样模件。进一步，网络采样模件采用XILEX公司的1800E等级FPGA芯片来实现，具有规模大，实时性好等特点，可同时接收来自于多个合并单元的采样数据，分别打上精确的到达时刻的时标，然后根据这些时标完成通信报文的发送频率和相位的锁定。

进一步，锁相过程可能会受到网络队列的影响从而导致变压器各侧相位角之间存在一个绝对的相位差，为了修正这个可能存在的相位差。本发明在在步骤二完成后，还可以包括如下步骤：逻辑运算主CPU模件从输出采样值报文中获取变压器各侧电压，并修正变压器各侧电压之间的绝对相位差。逻辑运算主CPU模件用于保护运算并根据相位锁定后电压相位角关系的一致性完成电压相位修正。

具体来说，本发明的逻辑运算主CPU模件以角型侧作为基准，根据变压器保护中接线方式的整定值来完成变压器三侧的电压转角，然后根据电压相位角一致的原理修正变压器各侧电压之间的绝对相位差。本发明中变压器保护中接线方式的整定值可以根据现有技术手册获得。

逻辑运算主CPU模件将锁相后的电压统一以角型侧作为基准，根据变压器保护中接线方式的整定值来完成转角过程，如按照Y/△-11则星型侧电压Ua=UaH-UbH；Ub=UbH-UcH；Uc=UcH-UaH；然后根据电压相位角一致的原理修正锁相过程中可能会存在的网络队列误差。作为进一步优选，逻辑运算主CPU模件采用摩托罗拉新一代POWER PC MPC8247，处理采样值数据并进行保护逻辑的运算，所有算法的处理均在主CPU内执行，采用波形对称及谐波制动来处理涌流算法，利用电压相位角关系的稳定型进行实时修正以确保电流通道的同步准确性。

本发明的GOOSE发送跳闸模件连接逻辑运算主CPU模件，GOOSE发送跳闸模件处理来自逻辑运算主CPU模件的跳闸报文，并按照GOOSE协议的格式发送。

本发明具有如下技术优点：

1、不依赖公共时钟同步源，保护不再读取采样计数器，仅仅依靠采样值到达时间来实现变压器各侧合并单元之间的精确同步。

2、根据各侧数据的到达时间，利用锁相环技术，消除网络抖动所带来的时间变化的影响，采用二次插值重采样获得变压器保护相同时刻的采样值数据。

3、利用变压器各侧合并单元的额定延时值自动补偿各侧的采样时刻。

4、由于网络到达时刻受到网络队列的影响、以及丢点的影响所以可能会在锁相的过程中产生一个队列相位角角差。变压器各侧电压在一次领域是具有绝对的相位角关系的，利用电压相位角关系对锁相过程中的队列误差进行细微的修正。

5、通过变压器保护的定值以获得变压器的转角信息，按照电流的差动算法对电压进行转角计算，利用计算后的电压值来修正电流的锁相同步误差。

6、利用采样计数器以及到达延时综合判断来判别采样是否丢点。

本发明可以很好在网络化采样或点对点采样的情况下，不依赖于同步信号而工作，适用于任何采样模式下的一种数字化变压器保护。使得数字化变压器保护可以独立于网络而单独存在。电压一直是变压器保护的重要参数，但其可靠性一直不能作为差动的判据，但数字化以后电压回路的可靠性与电流一致，完全可以作为差动保护的辅助判据。

本发明为了解决智能变电站以及数字化变电站对于网络化采样的数字化变压器保护可靠性及安全性的要求，并针对现有合并单元的技术现状，开发出一种适用于变压器差动保护的电压锁相同步网络化采样方法，以满足电力系统用户对于智能变电站及数字化变电站网络化采样情况下数字化变压器保护的需求。

本发明的一种适用于变压器差动保护的电压锁相同步网络化采样方法可以很好在网络化采样或点对点采样的情况下，不依赖于同步信号而工作，适用于任何采样模式下的数字化变压器保护。使得数字化变压器保护可以独立于网络而单独存在。

以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。