法律状态公告日
法律状态信息
法律状态
2020-01-14
专利权的转移 IPC(主分类):G05B13/04 登记生效日:20191225 变更前: 变更后: 申请日:20130930
专利申请权、专利权的转移
2016-08-17
授权
授权
2014-03-26
实质审查的生效 IPC(主分类):G05B13/04 申请日:20130930
实质审查的生效
2014-02-26
公开
公开
技术领域
本发明涉及重复控制技术,尤其是一种适用于逆变器的四分之一周期重复控制器,也适用于工业场合中的周期运行过程。
背景技术
依照内模原理设计重复控制器,需将周期信号的产生多项式置入系统闭环中,形成一个周期延迟反馈环节。无论输入信号波形如何,只要是以基波周期重复出现,控制器输出对输入信号逐周期累加,起到完全抑制周期性干扰的作用。目前的重复控制技术集中于基于内模原理的频域设计。为实现关于外部周期信号沿整个周期的完全跟踪/抑制,内模原理要求系统内部包含相同周期信号的实现机制。实现方式有两种:一种是纯时滞环节位于前项通道;另一种是位于反馈通道。含纯时滞环节的反馈系统可产生任意周期信号,信号的周期由滞后时间常数确定,构成的闭环系统是无穷维,它在虚轴有无穷多个极点。对于相对阶为零的系统(对象传函为真),重复控制可使闭环系统指数稳定,但对于严格真系统,闭环系统不可能做到指数稳定。这样,欲实现受控系统跟踪任意周期信号(跟踪任意高频成分),需要对系统结构提出非常严格的要求。通常放弃对参考输入高频成分的跟踪,仅保证低频频段上的稳态误差要求。一种做法是在纯时滞环节前设置低通滤波器,截去剪切频率以上的高频成分。
当采用离散时滞内模时,闭环系统为有限维。通常,稳定的最小相位系统可采用零极对消的前馈补偿设计,稳定的非最小相位系统可采用零相位补偿。以零相位误差跟踪控制(ZPETC)方法设计重复控制器,其稳定性容易判断,仅取决于重复控制器增益的选取。零相位补偿可对消不稳定零点引入的相移,但不能使得对消后增益为1。增益的不完全对消会影响高频分量的跟踪性能,需进一步采取措施消除其影响。
离散重复控制需构造周期为N的任意周期信号内模。周期为N的对称信号的产生机制为
>
这里,q-1为一步后移算子,即对于信号f(t),有q-1f(t)=f(t-1);x(t)为该机制产生的周期信号,x0(t)为信号的初始值,即周期信号x(t)第一个周期的值。我们称1-q-N为产生多项式。式(1)所表示的周期信号产生机制如图1所示。依据以上周期信号的产生方式,我们可以构造周期反馈环节
>
这里,v(t),u(t)分别为控制器的输入和输出信号,u(t)又称为控制信号。重复控制器包含周期反馈环节和e/v信号变换环节两部分,e/v信号变换环节可写为v(t)=f(e(t))。式(2)所表示的周期反馈环节如图2所示。这样,式(2)又可写成
u(t)=u(t-N)+v(e(t-N)) (3)
由式(3)可以看出,实现重复控制器时,需存储u(t-N)及e(t-N)整个周期的数据。
引起人们兴趣的是时滞内模的有限阶近似或有限阶内模。例如,连续内模的有限维近似、拟前馈方法(PFF)以有限阶多项式建模带限干扰、梳状滤波器被用作离散时滞内模。更简单的情形是,针对正弦信号的跟踪/抑制问题,只构造正弦内模便可达目的。减少控制器的内存需求是实时控制要解决的一个重要问题。Ramon等设计的奇次谐波重复控制器有效利用信号的半周期对称性,在频域中推导出半周期对称信号的产生器。采用这种产生器使得内存占用量减小了一半。由于其仅仅考虑频域因素,而信号对称性往往以时域刻画,因此,对于更为复杂的对称性信号并不能进行有效处理,导致存在内存占用量仍然较大的技术缺陷。
发明内容
为了克服已有整周期重复控制器以及半周期重复控制器不能有效处理更为复杂的对称性信号、内存占用量较大的不足,本发明提供一种基于吸引律方法的1/4周期重复控制器,以便有效处理更为复杂的对称信号,显著减少内存占用空间。
本发明采用的技术方案是:
一种基于逆变器的1/4周期重复控制器,设定具有1/4周期对称性的参考信号r(t),存在如下两种对称情况
>
且t≥N/4;或
>
且t>N/4,其中,
>
r0(t)为信号的初始值,即周期信号第一个1/4周期的值,在区间t>N/4上恒取零值。这里,
需根据具体情况判断当前时刻处在一个周期中的具体位置,然后依据1/4周期对称特性,判断这里的“±”是取“+”还是取“-”。
设定1/4周期反馈环节,对于不同情况,重复控制器的一般结构可分别表达为:对于情形p1,
>
且t≥N/4;对于情形p2,
>
且t>N/4,其中,u(t)是重复控制器的输出信号,v(t)是周期反馈环节的输入信号,经e/v信号转换环节得到。针对系统具体模型,依据吸引律方法,可以得到e/v信号的转换方式。
进一步地,所述参考信号为正弦信号,当t≥N/4,其1/4周期对称特性为
>
根据正弦信号的对称特性,当t≥N/4,重复控制器的周期反馈环节为
>
构造下述连续吸引律
>
其中,ρ>0,ε>0,0<δ<1;e(t)为跟踪误差信号。式(10)是有限时间吸引律,其到达时间为
>
连续吸引律(10)的离散化形式为
>
其中,0<ρ<1,ε>0,0<δ<1。为了提高系统抗周期干扰的能力,可将离散吸引律(12)修正为
>
其中,对于情形p1,
逆变器动态特性模型可表达为如下形式(也适用此模型所表达的其它周期运行过程):
y(t+1)+a1y(t)+a2y(t-1)=b1u(t)+b2u(t-1)+w(t+1) (14)
其中,y(t)表示t时刻输出,u(t)表示t时刻控制量,w(t+1)为t+1时刻的扰动信号。据此,可 给出e/v变换环节的具体表达式为:
对于情形p1,
>
对于情形p2,
>
对于逆变器的参考信号为正弦信号
>
其中,z(t)=r(t+1)+a1y(t)+a2y(t-1)-b2u(t-1),e(t)=r(t)-y(t)。
重复控制器设计完成之后,1/4周期重复控制器的性能可通过以下表征收敛过程的指标加以衡量,这些指标是单调减区域边界ΔMDR,绝对吸引层边界ΔAAL,稳态误差带边界ΔSSE,其具体表达式为
1) 单调减区域(ΔMDR)
ΔMDR=max{ΔMDR1,ΔMDR2} (18)
式中,ΔMDR1,ΔMDR2为正实数,满足
>
2) 绝对吸引层(ΔAAL)
ΔAAL=max{ΔAAL1,ΔAAL2} (20)
式中,ΔAAL1,ΔAAL2为正实数,可由下式确定
>
3) 稳态误差带(ΔSSE)
ΔSSE的具体取值可依据ΔAAL确定:
a. 当0<ΔAAL<x1时
ΔSSE=ΔAAL (22)
b. 当x1≤ΔAAL<x2时
>
c. 当ΔAAL≥x2时
ΔSSE=ΔAAL (24)
其中,x1为方程
>
的正实根,x2为方程
>
的正实根。
1/4周期重复控制器的可调整参数包括ρ,ε,δ,参数整定可依据上所述的表征系统收敛性能指标进行。
本发明给出的吸引律方法也适用于整周期重复控制。当t≥N时,其参考信号对称特性为
r(t)=r(t-N)+r0(t) (27)
其中,r0(t)为信号的初始值,即周期信号第一个周期的值,在区间t>N上恒取零值;其控制器表达式为
>
其中,z(t)=r(t+1)+a1y(t)+a2y(t-1)-b2u(t-1);其边界条件与1/4周期重复控制边界条件相同,在此不在赘述。
本发明给出的吸引律方法也适用于反馈控制。当t≥1时,其参考信号满足
r(t)=r(t-1)+r0(t) (29)
其中,r0(t)为信号的初始值,即周期信号第一个周期的值,在区间t>1上恒取零值;其控制器为
>
其中,z(t)=r(t+1)+a1y(t)+a2y(t-1)-b2u(t-1)。
本发明的技术构思是,目前的重复控制器方法设计多集中于频域设计,而信号对称特性却表现在时域中。因此,时域设计方法在设计重复控制器时更为直接且具有独到之处,设计出的控制器更简洁、直观。
本发明针对具有1/4周期对称特性的参考信号,给出1/4周期重复控制器的时域设计。1/4周期重复控制器可进一步显著减少内存的占用空间,它的内存需求只是整周期重复控制器的四分之一;给出的设计方法依据信号在不同时间区间的不同对称特性设计重复控制器,每1/4周期对控制信号进行修正,实现对于相同周期特性干扰信号的完全抑制。而且与整周期重复控制器相比,响应时间更快,有益于加速扰动消除。
本发明能有效处理更为复杂的对称参考信号,并大大减少内存占用空间,兼有快速收敛性能、加速干扰抑制和高控制精度。
附图说明
图1为周期信号发生器方框图。
图2为周期反馈环节方框图。
图3为本发明提供1/4周期信号发生器方框图,其中图3a针对p1情况,图3b针对p2情况。
图4为本发明给出的参考信号各种类型举例图,其中,图4a为本发明给出的具有1/4周期对称性的参考信号各种类型举例,合计60种情况;图4b为可等效为二分之一对称特性参考信号类型,合计4种。
图5为本发明提供1/4周期反馈环节方框图,其中图5a针对p1情况,图5b针对p2情况。
图6为本发明提供的1/4周期重复控制系统方框图,其中图6a针对p1情况,图6b针对p2情况。
图7为本发明实施例中逆变器控制系统框图。
图8为本发明实施例中逆变器原理框图。
图9为本发明实施例中采用反馈控制时的误差信号。
图10为本发明实施例中采用整周期重复控制时误差信号。
图11为本发明实施例中采用整周期重复控制时产生的控制信号。
图12为本发明实施例中采用1/4周期重复控制时误差信号。
图13为本发明实施例中采用1/4周期重复控制时产生的控制信号。
具体实施方式
下面结合附图对本发明具体实施方式做进一步描述。
参照图3~图8,基于吸引律方法的1/4周期重复控制器。
第一步. 确定1/4周期参考信号
具有1/4周期对称性的周期参考信号的产生可采用如下机制,其产生机制可以分别表示为:对于情形p1
>
且t≥N/4;
对于情形p2
>
且t>N/4。
1/4周期参考信号的产生机制如图3所示。该机制下产生的1/4周期参考信号如图4所示, 这里,r0(t)为信号的初始值,即周期信号第一个1/4周期的值,在区间t>N/4上恒取零值;参考信号的四分之一周期对称性,共有64种情况,其中具备四分之一对称特性的有60种情况,如图4a;可等效为满足二分之一对称特性的有4种,如图4b。
针对正弦参考信号,当t≥N/4,其1/4周期对称性的具体产生机制可以表示为
>
第二步. 设计1/4周期重复控制器
利用该产生机制,设计的1/4周期重复控制器对应一般形式分别为:对于情形p1
>
且t≥N/4;对于情形p2
>
且t>N/4。其所表示的周期反馈环节如图5所示。
针对正弦参考信号,当t≥N/4,其1/4周期重复控制器的反馈环节为
>
第三步. 确定被控对象模型
为了给出控制器中的v(t),以如下逆变器控制系统模型为例:
y(t+1)+a1y(t)+a2y(t-1)=b1u(t)+b2u(t-1)+w(t+1) (7)
其中,参数a1, a2, b1, b2可通过机理建模或实验建模获得;扰动信号w(t)具有1/4周期对称性;给定参考信号r(t),输出信号y(t),跟踪误差e(t)=r(t)-y(t)。
第四步. 构造离散系统跟踪误差吸引律方程
>
其中,对于p1情况
第五步. 给出e/v变换环节的具体v(t)表达式:对于情形p1
>
对于情形p2
>
对于逆变器的参考信号为正弦信号
>
其中,z(t)=r(t+1)+a1y(t)+a2y(t-1)-b2u(t-1),跟踪误差e(t)=r(t)-y(t)。
采用该重复控制器的控制系统框图如图6所示。包括由误差信号e(t)转化为控制信号v(t)的函数f(e(t)),1/4周期重复控制器模块101和受控系统模块102。
第六步. 控制器参数整定
重复控制器设计完成之后,需要整定其控制器参数。其可调整参数包括ρ,ε,δ,具体的参数整定工作可依据下述表征系统收敛性的指标进行。为表征跟踪误差收敛过程,本发明引入单调减区域,绝对吸引层和稳态误差带概念,具体定义如下:
单调减区域ΔMDR
>
绝对吸引层ΔAAL
>
稳态误差带ΔSSE
>
1) 单调减区域(ΔMDR)
ΔMDR=max{ΔMDR1,ΔMDR2} (15)
式中,ΔMDR1,ΔMDR2为正实数,且满足
>
2) 绝对吸引层(ΔAAL)
ΔAAL=max{ΔAAL1,ΔAAL2} (17)
式中,ΔAAL1,ΔAAL2为正实数,可由下式确定,
>
3) 稳态误差带(ΔSSE)
ΔSSE的具体取值可依据ΔAAL来确定。
a.当0<ΔAAL<x1时
ΔSSE=ΔAAL (19)
b.当x1≤ΔAAL<x2时
>
c.当ΔAAL≥x2时
ΔSSE=ΔAAL (21)
其中,x1为方程
>
的正实根,x2为方程
>
的正实根。
对于上述1/4周期重复控制器设计做以下说明:
1) 吸引律中引入d*(t+1)反映了对于给定周期模式的扰动信号的抑制措施,d*(t+1)为d(t+1)的补偿值,用于补偿非周期性扰动。
一种直接的补偿值确定方法是d*(t+1)=d(t)。
这里,提供一种d(t)界已知时的补偿值确定方法。设等效扰动d(t)的上、下界分别为du、dl,则d(t+1)满足不等式
dl≤d(t)≤du
记>则,
>
可取
>
2) 式(8),(9),(10)与(11)中,e(t),y(t),y(t-1),y(t-t'+1),y(t-t'),y(t-t'-1),均可通过测量得到,u(t-1),u(t-t'),u(t-t'-1)为控制信号的存储值,可从内存中读取。
3) 对于反馈控制,其参考信号对称特性为r(t)=r(t-1)。因此,本发明中提出的1/4周期重复控制器也适用于常值调节问题,此时等效扰动为d(t)=w(t)-w(t-1)。
4) 整周期重复控制,其参考信号对称特性为r(t)=r(t-N)。等效扰动为d(t)=w(t)-w(t-N),本发明同样也适用于整周期重复控制。
5) 本发明所提出的方法也适用于五参数模型(逆变器模型通常采用五参数模型)。五参数模型如下
y(t+1)+a1y(t)+a2y(t-1)=b1u(t)+b2u(t-1)+c1+w(t+1) (24)
式中,c1为常值。取将其代入式(29),
>
取
>
即
>
即式(25)可化为
y(t+1)=-a1y(t)-a2y(t-1)+b1uc(t)+b2uc(t-1)+d(t+1) (28)
利用式(28),可将五参数模型变换为四参数模型。这样,关于五参数模型的重复控制器设计可参照四参数模型进行。
6) 上述1/4周期重复控制器针对二阶系统(7)给出,按照相同的方法同样可给出高阶系统的设计结果。
实施例
参考信号为正弦信号的重复控制器设计,根据图3a所示,正弦信号的1/4周期对称特性为式(3),根据此信号的对称特性,重复控制器可设计为式(6)。
本实施例针对逆变器输出波形进行控制。所采用的逆变器系统包括给定信号部分,1/4周期重复控制器,PWM调制部分,逆变器主电路(包含后级的LC滤波电路等)及检测电路构成。其中给定信号,重复控制器以及PWM调制模块三个部分均由DSP实现,其余部分均由硬件电路实现。整个系统由DSP给定需要输出的期望信号,这部分相当于整个闭环系统的输入信号。经过PWM调制后变为可以驱动逆变器桥式电路开关管的高低脉冲信号,逆变器输出经LC滤波电路还原成正弦信号,由检测电路采样返回至DSP,经过1/4周期重复控制作用后修正输入信号,从而实现逆变器波形跟踪控制。
下面给出逆变器1/4周期重复控制器的设计过程及实现结果,并与常规反馈控制及整周期重复控制效果进行对比。
首先建立系统数学模型。本实施例所使用的逆变器控制系统如图7。包括e/v变换环节f(e(t)),周期反馈环节,周期信号PWM调制模块201,逆变器主电路202,检测电路203。其中,前两者构成1/4周期重复控制器301,后三者构成逆变器系统302。
将逆变器主电路及后级LC滤波电路、采样电路作为对象进行建模,得到以下二阶差分方程模型
y(t+1)+a1y(t)+a2y(t-1)=b1u(t)+b2u(t-1)+w(t+1) (29)
其中y(t)表示t时刻逆变器输出电压,u(t)表示t时刻逆变器的控制量,w(t+1)表示系统不确定特性,由外部干扰、量测噪声及未建模特性组成。模型中的参数a1,a2,b1,b2由机理建模得到,其具体取值为
a1=-1.3414,a2=0.7254,b1=0.1867,b2=0.1769
反馈控制:式(6),取d(t+1)=w(t+1)-w(t),
>
1/4周期重复控制:给定参考信号r(t),系统跟踪误差动态方程为
>
1/4周期重复控制器中的e/v信号转换环节设计如下式
>
实施例中,逆变器的参考信号r(k)=19.8sin(2πfkTs),单位为伏特(V),信号频率f=50Hz,采样时间Ts=0.0001s,式(15)中,取ρ=0.3,δ=0.01,ε=0.5。置扰动信号为
>
其中,前项为随机扰动信号,后项用于模拟逆变器奇次谐波扰动信号。此时,d(t+1)上下界数值相等,符号相反。因此,可取d*(t+1)=0,误差e(t)将收敛至半径为ΔSSE的原点的邻域中。
实际中,d(t+1)的上下界会更接近于零,误差将会收敛至原点的更小邻域中。
取上述系统参数及控制参数进行仿真,检验1/4周期重复控制策略在逆变系统上的实施结果,并与反馈控制和整周期重复控制的实施结果进行对比:
1) 在反馈控制器作用下的误差信号如图9所示。可以看到,误差信号虽然收敛,但其误差信号幅值较大且呈现明显的周期特性,这是由于该控制的周期谐波扰动信号没有消除,因此可知反馈控制器并不具备周期误差抑制能力。
2) 在整周期重复控制器作用下的误差信号如图10所示,控制信号如图11所示。控制器参数取ρ=0.3,δ=0.01,ε=0.5及Δ的估值(除去奇次谐波扰动后取Δ=0.05),可给出表征系统 收敛性能的界值:单调减区域ΔMDR=0.7756V,绝对吸引层ΔAAL=0.2797V,稳态误差带ΔSSE=0.2994V。图10中的界值由大到小分别为单调减区域(ΔMDR)、稳态误差带(ΔSSE)和绝对吸引层(ΔAAL)。由图10所示,采用整周期重复控制在扰动的情况下误差收敛较迅速,在第一个整周期内误差信号和采用反馈控制效果相同,在0.02秒之后误差信号迅速收敛到表征系统收敛界内。
3) 在1/4周期重复控制器作用下的误差信号如图12所示,控制信号如图13所示。参照整周期重复控制器参数取ρ=0.3,δ=0.01,ε=0.5及Δ的估值(除去奇次谐波扰动后取Δ=0.05),可给出表征系统收敛性能的界值:单调减区域ΔMDR=0.7756V,绝对吸引层ΔAAL=0.2797V,稳态误差带ΔSSE=0.2994V。图12中的界值由大到小分别为单调减区域(ΔMDR)、稳态误差带(ΔSSE)和绝对吸引层(ΔAAL)。由图12所示,采用1/4周期重复控制在扰动的影响下误差收敛较整周期重复控制更迅速,在第一个四分之一周期误差和采用反馈控制时控制效果相同,在0.005秒后误差信号迅速收敛到表征系统收敛界内。奇次谐波扰动信号被消除,只剩下了随机扰动信号引起的很小误差波动。可见,该1/4周期重复控制器能有效快速消除周期谐波扰动信号,并大大减小内存空间占用。
机译: 一种用于设计和制造一种光学装置的方法,包括基于通过所述方法获得的基于纳米结构的非周期性基质的近场光学调制和光学器件的非周期性纳米结构的光学装置的光学装置
机译: 生成时钟信号,用于基于FPGA的精确周期,可重复周期的硬件加速器
机译: 基于FPGA的硬件加速器的周期精确且周期可重复的存储器