用于实现可重构系统中配置信息缓存更新的控制器

摘要

本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口模块和缓存控制单元；配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中；缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策略，并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法，采用LRU_FRQ替换策略更新缓存，改变了传统的更新配置信息缓存方式，提高了可重构系统的动态重构效率。

说明书

技术领域

本发明涉及嵌入式可重构设计领域，特别涉及一种用于实现可重构系统中配 置信息缓存更新的控制器及其控制方法。

背景技术

传统的计算方式主要有两种，一种是专用集成电路，以硬件方式执行特定的 操作。然而专用集成电路专为某一特定计算任务设计，一旦生产出来后就很难改 变其功能。另外一种是通用微处理器，执行一系列指令来完成特定的计算任务， 灵活性强，但这种灵活性是以牺牲性能为代价换取的。可重构计算正是为了填补 硬件实现和软件实现之间的空白而提出的，它试图在达到比软件实现更高性能的 同时，还能提供一定的硬件灵活性。近些年来可重构计算架构在嵌入式系统设计 方面获得了越来越广泛的关注，其主要的应用领域包括多媒体处理、移动通信、 数字信号处理、数据加解密等。

可重构系统的工作性能由可重构硬件的计算性能和重构性能共同决定，计算 性能反映各个子任务在可重构硬件上的执行效率，重构性能反映在可重构硬件上 实现各个子任务功能切换的重构效率。提高重构性能的原因主要来自以下两点： 一、为了提高可重构系统的计算性能，可重构系统中所包含的计算单元的规模不 断扩大，因此可重构系统中需要被重构的计算单元的数目也越来越多。重构过程 所需的配置信息套数进一步增大，动态重构的时间也随之增加。二、为了最大化 地利用可重构系统中的硬件计算资源，各个计算单元的功能需要频繁地被重构， 保证在尽可能短的完成不同任务的映射，因此需要尽可能地减少动态重构的时 间。可重构硬件计算性能的提高，可以通过增加更多的计算单元、提高任务的计 算并行度来实现。优化可重构系统重构性能的一个重要方面是提高可重构系统中 配置信息的命中效率。但局部动态可重构系统如何利用算法应用的特点来提高可 重构系统中配置信息的命中效率已经成为了制约可重构技术发展的一个因素。

在可重构系统的设计中，通常会将配置信息暂存在片上配置信息缓存中，以 优化配置信息的存取过程，因此配置信息缓存的更新方法决定了动态重构的效 率。传统的可重构系统中配置信息缓存更新的方法，即用最近最少使用（Least  Recently Used简称LRU）替换策略来更新配置信息缓存。LRU策略是替换最近 一段时间最少访问次数的配置信息，经常只能是近似的实现，对于大容量的缓存 单元，LRU策略不能有效的命中配置信息，降低了配置信息的命中率，可能造 成配置信息缓存会保存相同的配置信息而导致配置信息缓存的利用率降低，降低 配置信息的存取效率，从而限制了可重构系统重构性能以及工作性能的提升。

发明内容

发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提出一种 用于实现可重构系统中配置信息缓存更新的控制器，能够有效提高复杂的可重构 系统动态重构效率。

技术方案：为实现上述发明目的，本发明采用的技术方案为一种用于实现可 重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口 模块，缓存控制单元；

所述配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵 列使用的配置信息；

所述片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置 信息缓存单元中；

所述缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的 各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策 略，并根据LRU_FRQ替换策略（最近最少使用+频度优先级替换策略）对配置 信息缓存单元中的配置信息进行替换。

其中，所述缓存控制单元包括：

配置信息特征值解析逻辑单元：用于解析配置信息的特征值，以映射到所需 配置信息的访问地址，或是映射到待更新的配置信息的访问地址；

配置信息特征值设置接口：用于初始化配置信息缓存中的特征值设置；

配置信息特征值存储单元：用于存储配置信息的特征值设置信息；

其中，所述配置信息的特征值包括，配置信息地址标志tag值，其位宽w0bit； 最近最少访问次数标志Counter值，其位宽w1bit；频度优先级标志Frequency 值，其位宽w2bit；所述最近最少访问次数标志Counter值和频度优先级标志 Frequency值决定了配置信息的优先级。

进一步，所述优先级策略为：（1）缓存控制单元将对于被频繁读取的配置信 息并且频度优先级高的配置信息，优先保留在配置信息缓存中；（2）缓存控制单 元对于被访问次数少并且频度优先级低的配置信息，首先判断当前需要读的配置 信息是否在配置信息缓存中，如果在配置信息缓存中，则直接发送至可重构阵列； 如果不在配置信息缓存单元中，则继续判断配置信息缓存单元是否是存满，如果 不满，则将当前需要的配置信息直接追加到配置信息缓存单元中，以更新配置信 息缓存单元，并将配置信息发送至可重构阵列；如果配置信息缓存单元已满，用 当前需要的配置信息去替换原配置信息缓存单元中的优先级低的配置信息，以更 新配置信息缓存单元，并将配置信息发送至可重构阵列。

进一步，所述LRU_FRQ替换策略为：最近最少访问次数标志Counter值和 频度优先级标志Frequency值拼接在一起获取判断值，所述判断值大的配置信息 被替换的几率比判断值小的配置信息高。

配置信息的特点概括为两方面：一方面为连续的一段时间内配置信息未被访 问的次数：配置信息的最近最少访问次数标志Counter值越大，说明该套配置信 息最近被访问次数越少；另一方面为频度优先级标志Frequency值，Frequency 值有0、1、2......n共n+1级，数值越小代表频度优先级越高，说明该套配置信 息按照以往经验会被频繁地读取。基于这两方面的特点，可以采用所述LRU_FRQ 替换策略：将w2bit的Frequency值和w1bit的Counter值拼接在一起组成w2+w1 bit的判断值，此时判断值越大，对应配置信息的优先级越低，配置信息越容易 被替换。这种替换策略使得各级配置信息缓存的利用率提高、访问冲突降低、访 问命中率提高。

本发明还提供了一种用于实现可重构系统中配置信息缓存更新的控制器的 控制方法，包括如下步骤：

步骤1）系统主控核在系统运行过程中，将新的任务映射到可重构阵列；

步骤2）缓存控制单元根据优先级策略将配置信息进行优先级排列并保存优 先级高的配置信息；

步骤3）缓存控制单元从配置信息缓存单元中读取当前映射任务对应的配置 信息；如果当前所需的配置信息在配置信息缓存单元中，则访问命中，缓存控制 单元直接读取所需的配置信息并加载到可重构阵列中，完成可重构阵列的功能重 构；否则，访问不命中，则配置信息缓存单元从片外存储器中读取配置信息，缓 存控制单元根据LRU_FRQ替换策略更新配置信息缓存单元中的配置信息，并加 载到可重构阵列中，完成可重构阵列的功能重构。

有益效果：本发明的技术方案通过提供一种用于实现可重构系统中配置信息 缓存更新的控制结构，使得配置信息缓存单元的利用率提高、访问冲突降低、访 问命中率提高，改变了传统的可重构系统中配置信息缓存的更新方式，从而提高 了可重构系统的动态重构效率。

附图说明

图1为本发明实施例所述的用于实现可重构系统中配置信息缓存更新控制 器的结构示意图；

图2为本发明实施例所述的配置信息缓存更新控制方法的流程图；

图3为采用本发明实施例所述的实现可重构系统中配置信息缓存更新控制 器的微处理器应用连接图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优 选实施例仅用于说明和解释本发明，并不用于限定本发明。

如图1所示，用于实现可重构系统中配置信息缓存更新控制器，包括配置信 息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信 息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息 缓存单元中；缓存控制单元用于控制可重构阵列的重构过程，包括将算法应用中 的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策 略，并根据LRU_FRQ替换策略（最近最少使用+频度优先级替换策略）对配置 信息缓存单元中的配置信息进行替换。

其中，缓存控制单元包括：配置信息特征值解析逻辑单元：用于解析配置信 息的特征值，以映射到所需配置信息的访问地址，或是映射到待更新的配置信息 的访问地址；配置信息特征值设置接口：用于初始化配置信息缓存中的特征值设 置；配置信息特征值存储单元：存储配置信息的特征值设置信息，配置信息的特 征值包括三个：配置信息地址标志tag值、最近最少访问次数标志Counter值、 频度优先级标志Frequency值。最近最少访问次数和频度优先级决定了配置信息 的优先级。当配置新任务到可重构阵列，对配置信息缓存单元进行访问，发生缺 失时，将根据配置信息特征值情况对配置信息缓存进行更新，并发送给可重构阵 列。

如图2所示，用于实现可重构系统中配置信息缓存更新的控制器的控制方 法，主要步骤如下：

1）系统主控核在系统运行过程中，将新的任务映射到可重构阵列；

2）缓存控制单元根据优先级策略将配置信息进行优先级排列并保存优先级 高的配置信息；

3）缓存控制单元从配置信息缓存单元中读取当前映射任务对应的配置信息； 如果当前所需的配置信息在配置信息缓存单元中，则访问命中，缓存控制单元直 接读取所需的配置信息并加载到可重构阵列中，完成可重构阵列的功能重构；否 则，访问不命中，则配置信息缓存单元从片外存储器中读取配置信息，同时判断 配置信息存储单元是否已满，如果不满则将片外存储器中读取配置信息缓存单 元，更新配置信息缓存并将配置信息加载到可重构阵列；如果不满则缓存控制单 元根据LRU_FRQ替换策略用需要的配置信息替换优先级低的配置信息，从而更 新配置信息缓存单元中的配置信息，并加载到可重构阵列中，完成可重构阵列的 功能重构。

如图3所示，H.264协议的高清数字视频解码（H.2641080p@30fps HiP@Level4）采用本文所提出的一种用于实现可重构系统中配置信息缓存更新 的控制器，能够实现H.2641080p@30fps HiP@Level4的高清视频解码要求。该 系统的结构包括：用作系统主控核的ARM9TDMI处理器、配置信息缓存、可重 构阵列RCA、用作配置信息总线的AXI总线、片外存储接口、用作片外存储器 的DDR SDRAM。选择具有小型、快速、低能耗、编译器支持好等优点的 ARM9TDMI处理器作为系统主控核，用于控制系统运行的调度和配置；配置信 息缓存通过32bit的AXI总线与外部存储器相连接，外部存储器选用最常用的嵌 入式外部存储器DDR SDRAM，支持64bit的数据访问位宽，具有良好的性价比 以及能耗比；可重构阵列RCA共有8个，每个RCA均含有8×8个基本运算单 元PE。对于该验证系统，对应的每套配置信息的地址宽度为11bit，大小为2Kb。 配置信息存储单元包含32个存储块，每个存储块中配置信息优先级的宽度为8 bit，是综合考虑了最近最少使用次数和总体使用频度之后的结果。配置信息缓存 与RCA之间的配置信息传输接口的位宽为128bit。

作为对比实验，设置了一个对比验证系统，与上述验证系统的区别在于配置 信息存储单元的替换策略采用传统设计中常用的LRU（最近最少使用）策略， 而配置信息存储单元的大小和结构相同。实验结果表明，采用本发明提出的一种 用于实现可重构系统中配置信息缓存更新的控制器，配置信息缓存的平均命中率 比对比验证系统提高3.0个百分点，配置信息传输的时钟周期数减少34%以上。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本 发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员 来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分 技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。