单片机及其片内上电复位电路

摘要

本发明公开一种单片机及其片内上电复位电路，其中单片机片内上电复位电路包括电源输入端、复位控制端、快上电复位模块、慢上电复位模块、信号处理模块和数字延时模块。本发明单片机片内上电复位电路，通过信号处理模块对快上电复位模块产生的快上电复位信号和慢上电复位模块产生的慢上电复位信号取或后，生成复位控制信号，并将该复位控制信号输出至数字延时模块进行延时处理，从而获得稳定正确的复位控制信号，避免单片机误复位而影响正常工作，提高单片机的工作稳定性和可靠性，而且，不需使用大电容就能达到复位功能，降低了单片机的设计成本和功耗，也使得在电源环境较恶劣的条件下能够更有效地避免单片机误复位。

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种单片机及其片内上电复位电路。

背景技术

在单片机应用中，上电复位电路用于在电源通电或断电后再通电时，将数字系统中的计数器、寄存器等数字模块复位或置位的功能，故要求上电复位电路具有高的可靠性，不能出现误复位而导致单片机的数字系统不能正常工作的问题。

目前的单片机上电复位片内方案中，有检测电源电压上升沿或电源电压值或既检测上升沿又检测电压值的方案，这些方案对于在电源环境较恶劣的条件下，如电源存在较大干扰的条件下，经常有向上向下尖峰出现或电源出现快速上电或缓慢上电等情况，常产生误复位信号，影响单片机及其数字系统的正常工作。

现有的上电复位方案中通常采用的是模拟集成电路方案，如外置上电复位电路，为了实现上电复位功能，通常采用由大电容、大电阻以及三极管构成外置上电复位电路，或者单独的复位芯片，然而这增加了单片机的成本和功耗。

发明内容

本发明的主要目的是提出一种单片机及其片内上电复位电路，旨在提高单片机的工作稳定性和可靠性，降低单片机的设计成本和功耗。

为了达到上述目的，本发明提出一种单片机片内上电复位电路，该单片机片内上电复位电路包括电源输入端、复位控制端、用于产生快上电复位信号的快上电复位模块、用于产生慢上电复位信号的慢上电复位模块、用于根据所述快上电复位信号和所述慢上电复位信号生成一复位控制信号的信号处理模块，以及用于将所述复位控制信号进行延时处理以控制所述单片机延时复位的数字延时模块；

所述快上电复位模块的输入端与所述电源输入端连接，所述快上电复位模块的输出端与所述信号处理模块的第一输入端连接；所述慢上电复位模块的输入端与所述电源输入端连接，所述慢上电复位模块的输出端与所述信号处理模块的第二输入端连接；所述信号处理模块的输出端经由所述数字延时模块的输出端与所述复位控制端连接。

优选地，所述快上电复位模块包括延时单元、施密特触发器、第一反相器和第二反相器；

所述延时单元的输入端与所述电源输入端连接，所述延时单元的输出端与施密特触发器的输入端连接，所述施密特触发器的输出端与所述第一反相器的输入端连接，所述第一反相器的输入端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述信号处理模块的第一输入端连接。

优选地，所述延时单元包括第一MOS管和一电容；

所述第一MOS管的源极与所述电源输入端连接，所述第一MOS管的栅极接地，所述第一MOS管的漏极与所述电容的正极连接，且与所述施密特触发器的输入端连接，所述电容的负极接地。

优选地，所述施密特触发器包括第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管和第九MOS管；

所述第二MOS管的源极与所述电源输入端连接，所述第二MOS管的栅极与所述第一MOS管的漏极连接，且分别与第三MOS管的栅极、所述第四MOS管的栅极和所述第五MOS管的栅极连接；所述第二MOS管的漏极与所述第三MOS管的源极连接，且与所述第六MOS管的漏极连接；所述第三MOS管的漏极与第四MOS管的漏极连接，且分别与所述第六MOS管的栅极、所述第七MOS管的栅极和所述第一反相器的输入端连接；所述第四MOS管的源极与所述第五MOS管的漏极连接，且与所述第七MOS管的源极连接，所述第五MOS管的源极接地；

所述第八MOS管的源极与所述第六MOS管的源极连接，所述第八MOS管的栅极与所述信号处理模块连接，所述第八MOS管的漏极接地；所述第九MOS管的漏极与所述第七MOS管的漏极连接，所述第九MOS管的栅极与所述信号处理模块连接，所述第九MOS管的源极与所述电源输入端连接。

优选地，所述慢上电复位模块包括偏置电压产生单元、第三反相器和第四反相器；

所述偏置电压产生单元的输入端与所述电源输入端连接，所述偏置电压产生单元的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述信号处理模块的第二输入端连接。

优选地，所述偏置电压产生单元包括一电阻和第十MOS管；

所述电阻的一端与所述电源输入端连接，所述电阻的另一端与所述第十MOS管的漏极连接，且与所述第三反相器的输入端连接；所述第十MOS管的栅极与所述第十MOS管的漏极连接，所述第十MOS管的源极接地。

优选地，所述第三反相器包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管和第二十MOS管；

所述第十一MOS管的源极与所述电源输入端连接，所述第十一MOS管的栅极与所述电阻和所述第十MOS管的漏极的公共节点连接，且分别与所述第十二MOS管的栅极、所述第十三MOS管的栅极、所述第十四MOS管的栅极、所述第十五MOS管的栅极、所述第十六MOS管的栅极、所述第十七MOS管的栅极、所述第十八MOS管的栅极、所述第十九MOS管的栅极和所述第二十MOS管的栅极连接，所述第十一MOS管的漏极与所述第十二MOS管的源极连接，所述第十二MOS管的漏极与所述第十三MOS管的源极连接，所述第十三MOS管的漏极与所述第十四MOS管的漏极连接，且与所述信号处理模块的第二输入端连接；

所述第十四MOS管的源极与所述第十五MOS管的漏极连接，所述第十五MOS管的源极与所述第十六MOS管的漏极连接，所述第十六MOS管的源极与所述第十七MOS管的漏极连接，所述第十七MOS管的源极与所述第十八MOS管的漏极连接，所述第十八MOS管的源极与所述第十九MOS管的漏极连接，所述第十就MOS管的源极与所述第二十MOS管的漏极连接，所述第二十MOS管的源极接地。

优选地，所述信号处理模块包括一或门和第五反相器；

所述或门的第一输入端与所述第二反相器的输出端连接，所述或门的第二输入端与所述第三反相器的输出端连接，所述或门的输出端与所述第五反相器的输入端连接，且与所述第八MOS管的栅极连接；所述第五反相器的输出端与所述数字延时模块的输入端连接，且与所述第九MOS管的栅极连接。

优选地，所述数字延时模块包括第六反相器、计数器、寄存器、时钟发生器和触发器；

所述第六反相器的输入端与所述第五反相器的输出端连接，所述第六反相器的输出端与所述计数器的输入端连接；

所述计数器的配置端与所述寄存器连接，所述寄存器还经由所述时钟发生器与所述计数器的时钟端连接，所述计数器通过所述寄存器配置位数和溢出值，所述寄存器通过配置所述时钟发生器产生的时钟信号的频率对所述计数器使能；

所述计数器的输出端与所述触发器的输入端连接，所述触发器的输出端与所述复位控制端连接。

本发明还提出一种单片机，该单片机包括单片机片内上电复位电路，该单片机片内上电复位电路包括电源输入端、复位控制端、用于产生快上电复位信号的快上电复位模块、用于产生慢上电复位信号的慢上电复位模块、用于根据所述快上电复位信号和所述慢上电复位信号生成一复位控制信号的信号处理模块，以及用于将所述复位控制信号进行延时处理以控制所述单片机延时复位的数字延时模块；

所述快上电复位模块的输入端与所述电源输入端连接，所述快上电复位模块的输出端与所述信号处理模块的第一输入端连接；所述慢上电复位模块的输入端与所述电源输入端连接，所述慢上电复位模块的输出端与所述信号处理模块的第二输入端连接；所述信号处理模块的输出端经由所述数字延时模块的输出端与所述复位控制端连接。

本发明提出的单片机片内上电复位电路，集成于单片机的内部，通过快上电复位模块产生快上电复位信号，慢上电复位模块产生慢上电复位信号，并都输出至信号处理模块，信号处理模块对该快上电复位信号和慢上电复位信号进行取或处理，并生成一复位控制信号输出至数字延时模块，数字延时模块对该复位控制信号进行延时处理后输出至单片机的复位控制端，以控制单片机延时复位。本发明的单片机片内上电复位电路，通过信号处理模块对快上电复位模块产生的快上电复位信号和慢上电复位模块产生的慢上电复位信号取或后，生成复位控制信号，并将该复位控制信号输出至数字延时模块进行延时处理，从而获得稳定正确的复位控制信号，避免单片机误复位而影响正常工作，提高单片机的工作稳定性和可靠性，而且，不需使用大电容就能达到复位功能，降低了单片机的设计成本和功耗，也使得在电源环境较恶劣的条件下能够更有效地避免单片机误复位。

附图说明

图1为本发明单片机片内上电复位电路较佳实施例的原理框图；

图2为本发明单片机片内上电复位电路较佳实施例的电路结构示意图；

图3为本发明单片机片内上电复位电路较佳实施例中数字延时模块的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

以下结合说明书附图及具体实施例进一步说明本发明的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提出一种单片机片内上电复位电路。

参照图1，图1为本发明单片机片内上电复位电路较佳实施例的原理框图。

本发明较佳实施例中，单片机片内上电复位电路包括电源输入端VDD、复位控制端RSTB、快上电复位模块10、慢上电复位模块20、信号处理模块30和数字延时模块40。快上电复位模块10用于产生快上电复位信号，慢上电复位模块20用于产生慢上电复位信号，信号处理模块30用于根据快上电复位信号和慢上电复位信号生成一复位控制信号，数字延时模块40用于将复位控制信号进行延时处理以控制单片机延时复位。

其中，快上电复位模块10的输入端与电源输入端VDD连接，快上电复位模块10的输出端与信号处理模块30的第一输入端连接；慢上电复位模块20的输入端与电源输入端VDD连接，慢上电复位模块20的输出端与信号处理模块30的第二输入端连接；信号处理模块30的输出端经由数字延时模块40的输出端与复位控制端RSTB连接。

本实施例中，单片机片内上电复位电路集成于单片机的内部，当单片机的供电电源是快速上电时，快上电复位模块10产生快高电平的上电复位信号并输出至信号处理模块30，慢上电复位模块20产生低电平的慢上电复位信号并输出至信号处理模块30，当单片机的供电电源是缓慢上电时，快上电复位模块10产生快低电平的上电复位信号并输出至信号处理模块30，慢上电复位模块20产生高电平的慢上电复位信号并输出至信号处理模块30；信号处理模块30对该快上电复位信号和慢上电复位信号进行取或处理，并生成一复位控制信号输出至数字延时模块40，数字延时模块40对该复位控制信号进行延时处理后输出至单片机的复位控制端RSTB，以控制单片机延时复位。

相对于现有技术，本发明的单片机片内上电复位电路，通过信号处理模块30对快上电复位模块10产生的快上电复位信号和慢上电复位模块20产生的慢上电复位信号取或后，生成复位控制信号，并将该复位控制信号输出至数字延时模块40进行延时处理，从而获得稳定正确的复位控制信号，避免单片机误复位而影响正常工作，提高单片机的工作稳定性和可靠性，而且，不需使用大电容就能达到复位功能，降低了单片机的设计成本和功耗，也使得在电源环境较恶劣的条件下能够更有效地避免单片机误复位。

再参照图2，图2为本发明单片机片内上电复位电路较佳实施例的电路结构示意图。

如图2所示，快上电复位模块10包括延时单元11、施密特触发器12、第一反相器13和第二反相器14。延时单元11的输入端与电源输入端VDD连接，延时单元11的输出端与施密特触发器12的输入端连接，施密特触发器12的输出端与第一反相器13的输入端连接，第一反相器13的输入端与第二反相器14的输入端连接，第二反相器14的输出端与信号处理模块30的第一输入端连接。在单片机的供电电源快速上电时，延时单元11对从电源输入端VDD输入的电源电压进行延时处理，使得所输入的电源电压不能突变，延时单元11配合施密特触发器12，产生一延时的上电信号，以避免供电电源快速上电时无复位信号的问题，即确保了供电电源快速上电时，快上电复位模块10中有快上电复位信号产生。第一反相器13和第二反相器14对快上电复位信号进行整形，去除干扰后将快上电复位信号输出至信号处理模块30。

具体地，延时单元11包括第一MOS管M1和电容C1，在本实施例中，第一MOS管M1为PMOS管。第一MOS管M1的源极与电源输入端VDD连接，第一MOS管M1的栅极接地，第一MOS管M1的漏极与电容C1的正极连接，且与施密特触发器12的输入端连接，电容C1的负极接地。在本实施例中，第一MOS管M1等效于一个大电阻，从而第一MOS管M1和电容C1构成一RC延时回路，对电源电压进行延时处理。

具体地，施密特触发器12包括第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9，在本实施例中，第二MOS管M2、第三MOS管M3、第六MOS管M6和第九MOS管M9均为PMOS管，第四MOS管M4、第五MOS管M5、第七MOS管M7和第八MOS管M8均为NMOS管，而且在单片机复位时，第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5等效为一个反相器，在单片机解除复位后，第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5等效为一施密特触发器。

第二MOS管M2的源极与电源输入端VDD连接，第二MOS管M2的栅极与第一MOS管M1的漏极连接，且分别与第三MOS管M3的栅极、第四MOS管M4的栅极和第五MOS管M5的栅极连接；第二MOS管M2的漏极与第三MOS管M3的源极连接，且与第六MOS管M6的漏极连接；第三MOS管M3的漏极与第四MOS管M4的漏极连接，且分别与第六MOS管M6的栅极、第七MOS管M7的栅极和第一反相器13的输入端连接；第四MOS管M4的源极与第五MOS管M5的漏极连接，且与第七MOS管M7的源极连接，第五MOS管M5的源极接地；第八MOS管M8的源极与第六MOS管M6的源极连接，第八MOS管M8的栅极与信号处理模块30连接，第八MOS管M8的漏极接地；第九MOS管M9的漏极与第七MOS管M7的漏极连接，第九MOS管M9的栅极与信号处理模块30连接，第九MOS管M9的源极与电源输入端VDD连接。

如图2所示，慢上电复位模块20包括偏置电压产生单元21、第三反相器22和第四反相器23。偏置电压产生单元21的输入端与电源输入端VDD连接，偏置电压产生单元21的输出端与第三反相器22的输入端连接，第三反相器22的输出端与第四反相器23的输入端连接，第四反相器23的输出端与信号处理模块30的第二输入端连接。从电源输入端VDD输入的电源电压经过偏置电压产生单元21后，产生一偏置电压，慢上电复位模块20将该偏置电压作为参考电压，根据该参考电压对电源电压进行检测，若电源电压是缓慢增大到预设电压阀值时，慢上电复位模块20产生慢上电复位信号，第四反相器23对第三反相器22输出的慢上电复位信号进行整形，去除干扰后将慢上电复位信号输出至信号处理模块30。

具体地，偏置电压产生单元21包括电阻R1和第十MOS管M10，在本实施例中，第十MOS管M10为PMOS管。电阻R1的一端与电源输入端VDD连接，电阻R1的另一端与第十MOS管M10的漏极连接，且与第三反相器22的输入端连接；第十MOS管M10的栅极与第十MOS管M10的漏极连接，第十MOS管M10的源极接地。电阻R1作为限流电阻R1，用于限制流过第十MOS管M10的电流，使得第十MOS管M10工作在亚阀值区，以确保电源电压对参考电压的影响较小。

具体地，第三反相器22包括第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19和第二十MOS管M20，在本实施例中，第十一MOS管M11、第十二MOS管M12和第十三MOS管M13均为PMOS管，第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19和第二十MOS管M20均为NMOS管。

第十一MOS管M11的源极与电源输入端VDD连接，第十一MOS管M11的栅极与电阻R1和第十MOS管M10的漏极的公共节点连接，且分别与第十二MOS管M12的栅极、第十三MOS管M13的栅极、第十四MOS管M14的栅极、第十五MOS管M15的栅极、第十六MOS管M16的栅极、第十七MOS管M17的栅极、第十八MOS管M18的栅极、第十九MOS管M19的栅极和第二十MOS管M20的栅极连接，第十一MOS管M11的漏极与第十二MOS管M12的源极连接，第十二MOS管M12的漏极与第十三MOS管M13的源极连接，第十三MOS管M13的漏极与第十四MOS管M14的漏极连接，且与信号处理模块30的第二输入端连接。

第十四MOS管M14的源极与第十五MOS管M15的漏极连接，第十五MOS管M15的源极与第十六MOS管M16的漏极连接，第十六MOS管M16的源极与第十七MOS管M17的漏极连接，第十七MOS管M17的源极与第十八MOS管M18的漏极连接，第十八MOS管M18的源极与第十九MOS管M19的漏极连接，第十就MOS管的源极与第二十MOS管M20的漏极连接，第二十MOS管M20的源极接地。

在本实施例中，第十一MOS管M11、第十二MOS管M12和第十三MOS管M13的宽长比相等，第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19和第二十MOS管M20的宽长比相等。例如，PMOS管和NMOS管的宽长比均取0.6μm/20μm，则总的PMOS管宽长比(W/L)_P=0.6μm/60μm，总的NMOS管宽长比(W/L)_N=0.6μm/140μm。本实施例仅仅以由第十一MOS管M11、第十二MOS管M12和第十三MOS管M13三个PMOS管，第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19和第二十MOS管M20七个NMOS管构成第三反相器22为例进行说明，在实际应用中，PMOS管和NMOS管的数目可以根据单片机实际的所需复位电压可适当地调整，分别调整至合理的PMOS管的宽长比和NMOS管的宽长比，在此不作限制。

例如，在偏置电压一定时，此时第三反相器22翻转电压阀值为偏置电压，有

$>V_{\mathrm{BIAS}}=\frac{V_{\mathrm{Tn}}+\sqrt{\beta }(\mathrm{VDD}-|V_{\mathrm{Tp}}|}{1+\sqrt{\beta }}$>

上式中，μ_P为PMOS管的空穴迁移率，μ_N为NMOS管的电子迁移率，V_Tn为NMOS管的翻转电压阀值，V_Tp为PMOS管的翻转电压阀值。假设V_BIAS=1V，V_Tn=0.7V，V_Tp=-0.7V，μ_N=2μ_P，若(W/L)_P=0.6μm/60μm，(W/L)_N=0.6μm/140μm（即三个PMOS管、七个NMOS管，每个PMOS管、NMOS管的宽长均为0.6μm/20μm），则有复位电压为

$>\mathrm{VDD}=\frac{(1+\sqrt{\beta })V_{\mathrm{BIAS}}-V_{\mathrm{Tn}}}{\sqrt{\beta }}+\left|V_{\mathrm{Tp}}\right|=\frac{(1+\sqrt{\frac{7}{6}})-0.7}{\sqrt{\frac{7}{6}}}+0.7=1.98V$>

若(W/L)_P=0.6μm/60μm，(W/L)_N=0.6μm/100μm（即三个PMOS管、五个NMOS管，每个PMOS管、NMOS管的宽长均为0.6μm/20μm），则有复位电压为

$>\mathrm{VDD}=\frac{(1+\sqrt{\beta })V_{\mathrm{BIAS}}-V_{\mathrm{Tn}}}{\sqrt{\beta }}+\left|V_{\mathrm{Tp}}\right|=\frac{(1+\sqrt{\frac{5}{6}})-0.7}{\sqrt{\frac{5}{6}}}+0.7=2.03V$>

如图2所示，信号处理模块30包括或门31和第五反相器32。或门31的第一输入端与第二反相器14的输出端连接，或门31的第二输入端与第三反相器22的输出端连接，或门31的输出端与第五反相器32的输入端连接，且与第八MOS管M8的栅极连接；第五反相器32的输出端与数字延时模块40的输入端连接，且与第九MOS管M9的栅极连接。信号处理模块30通过或门31对快上电复位模块10产生的快上电复位信号和慢上电复位模块20产生的慢上电复位信号取或，生成单片机复位所需的复位控制信号。

再参照图3，图3为本发明单片机片内上电复位电路较佳实施例中数字延时模块40的结构示意图。

如图3所示，数字延时模块40包括第六反相器41、计数器42、寄存器43、时钟发生器44和触发器45。第六反相器41的输入端与第五反相器32的输出端连接，第六反相器41的输出端与计数器42的输入端连接；计数器42的配置端与寄存器43连接，寄存器43还经由时钟发生器44与计数器42的时钟端连接，计数器42通过寄存器43配置位数和溢出值，寄存器43通过配置时钟发生器44产生的时钟信号的频率对计数器42使能；计数器42的输出端与触发器45的输入端连接，触发器45的输出端与复位控制端RSTB连接。

信号处理模块30产生的复位控制信号送入数字延时模块40，复位控制信号经过第六反相器41的滤波整形去除复位控制信号上的毛刺，以加强复位控制信号的驱动能力，经整形后的复位控制信号再送入计数器42，作为计数器42的使能信号。计数器42可以通过寄存器43配置位数和溢出值，例如寄存器43配置计数器42的位数为16位，溢出值为满值65535，则在时钟发生器44产生的时钟信号的作用下，即时钟信号给计数器42提供翻转时钟开启计数使能后，计数器42开始计数。同时，寄存器43也可以配置时钟信号的频率，例如寄存器43配置时钟信号的频率为1MHz。若在16位计数器42、溢出值65535、计数时钟频率为1MHz的条件下，计数器42溢出时，则经过了65535*1us=65ms的延时时间，计数器42的溢出信号送入触发器45锁存，保持为经过数字延时后的复位控制信号。若计数器42为12位计数器42，溢出值为4095、计数时钟频率为4MHz，计数器42溢出时，则经过了4095*0.25us=1.02ms的延时时间，以此类推。本实施例的数字延时模块40的可根据实际情况配置其特性，从而可以满足单片机在不同场合的灵活应用。

本发明单片机片内上电复位电路的工作原理具体描述如下：

在单片机片内上电复位电路刚刚上电时，单片机片内上电复位电路的初始状态为零，即节点a、b及c处的初始电压为0。如果单片机的供电电源为快速上电，则快上电复位模块10起作用，由于电容C1和第一MOS管M1的存在，使得从电源输入端VDD输入的电源电压在快速上电时不能突变，在节点a和地之间的差值电压超过第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5构成的等效反相器的翻转电压阀值时，由于节点a初始为低电平，因此节点b翻转为高电平（即逻辑1），产生快上电复位信号，此快上电复位信号经过第一反相器13和第二反相器14的整形后，被送至或门31的第一输入端，与慢上电复位模块20产生的慢上电复位信号相或，而此时慢上电复位信号为低电平（即逻辑0），故或门31响应快上电复位模块10的快上电复位信号，或门31将高电平的快上电复位信号与低电平的慢上电复位信号相或后，产生复位控制信号，并经该复位信号送至数字延时模块40进行延时处理后，产生单片机需要的复位控制信号。

如果供电电源为慢速上电，快上电复位模块10中电容C1和第一MOS管M1组成的RC延时回路的时间常数远远小于供电电源的上电速度，在电源电压超过第一MOS管M1的翻转电压阀值后，节点a的电压将跟随电源电压变化，那么快上电复位模块10产生的快上电复位信号将先为高电平，后为低电平。在电源电压缓慢上升过程中，第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19和第二十MOS管M20的栅极、源极间的电压为参考电压，即NMOS管的栅极、源极间的电压为参考电压，第十一MOS管M11、第十二MOS管M12和第十三MOS管M13的栅极、源极间的电压为参考电压与电源电压的差值，即PMOS管的栅极、源极间的电压为参考电压与电源电压的差值，此时NMOS管将首先导通，第三反相器22的输出为零（即低电平），则第四反相器23的输出为高电平，在电源电压缓慢增大到预设电压阀值（该预设电压阀值为第三反相器22的翻转电压阀值）时，PMOS管的灌电流能力将大于NMOS管的拉电流能力，第三反相器22的输出将翻转为高电平，第四反相器23的输出将翻转为低电平，即第三反相器22的输出先为低电平然后变为高电平，也即是第四反相器23的输出先为高电平再为低电平，第四反相器23的输出为高电平时表明单片机处于模拟复位状态，第四反相器23的输出为低电平时表明单片机解除模拟复位。

第四反相器23对第三反相器22输出的慢上电复位信号进行整形，然后将慢上电复位信号输出至或门31的第二输入端，此时，或门31将同时响应快上电复位信号和慢上电复位信号，在快上电复位信号解除后，即送入或门31的快上电复位信号由高电平变为低电平后，慢上电复位信号继续保持，即慢上电复位信号持续为高电平，或门31将继续响应慢上电复位模块20产生的慢上电复位信号。或门31将快上电复位信号与慢上电复位信号相或后，产生的复位控制信号送至数字延时模块40进行延时处理，产生单片机需要的复位控制信号。

在单片机上电复位完成后，或门31输出的信号为高电平，该高电平信号输出至第八MOS管M8的栅极，第八MOS管M8导通，第五反相器32输出的信号为低电平，该低电平信号输出至第九MOS管M9的栅极，第九MOS管M9导通，此时第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9构成的施密特触发器12正常工作，提高快上电复位模块10的抗干扰能力，从而在电源电压存在干扰时将不会误产生快上电复位信号；在电源电压存在干扰的情况下，偏置电压产生单元21产生的偏置电压被钳位，慢上电复位模块20在电源电压和偏置电压之间的差值低于翻转电压阀值之前，均不会产生慢上电复位信号，单片机不会产生误复位操作，从而增强了单片机片内上电复位电路的抗干扰能力，提高了单片机的可靠性。

本发明还提出一种单片机，该单片机包括单片机片内上电复位电路，该单片机片内上电复位电路的结构、工作原理以及所带来的有益效果均参照上述实施例，此处不再赘述。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。