多处理器并行处理应用的总线架构

摘要

本发明涉及多处理器并行处理应用的总线架构，总线为并行设置的N段子母线，每段子母线上连接有至少一个CPU插件，N为大于等于2的自然数将并行总线进行分段，提供多条并行总线（即提供更多的可用资源），单一公共总线竞争，转化为分段内的总线竞争；由于分段内的CPU数量减少，分段内总线的负荷情况得到改善；且分段间相互独立、互不影响，从而在总体上，相比较于传统单一并行总线结构，分段型多总线使总线资源的竞争瓶颈显著弱化；分段型多总线结构为一个机箱内直流输电应用功能的配置优化提供了更合理的选择。