用于DC-DC转换器轻负载跳脉冲模式的纹波减小电路

摘要

本发明公开了一种用于DC-DC转换器轻负载跳脉冲模式的纹波减小电路，主要解决现有轻负载跳脉冲模式输出纹波大的问题。其包括电容充放电单元(1)、比较单元(2)、逻辑控制单元(3)和导通时间控制单元(4)；电容充放电单元(1)根据开关管关断信号ZC的不同，输出不同大小的电压信号VC1；比较单元(2)比较该电压信号和基准电压，并为逻辑控制单元(3)提供清零信号；逻辑控制单元(3)对脉冲信号LG进行计数，输出开关信号RR；该开关信号通过控制导通时间控制单元(4)内部电容的充电电流大小控制上开关管的导通时间，减小电感电流的峰值。本发明在保证转换器高效率的同时有效地减小了转换器轻负载跳脉冲模式的输出电压纹波，可用于DC-DC转换器。

说明书

技术领域

本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种纹波减小电路， 用于减小降压型DC-DC转换器轻负载跳脉冲模式的输出电压纹波。

背景技术

随着集成电路产业的飞速发展与模拟集成电路市场的日趋扩大，电源管理芯片的 应用日渐广泛，其效率高、集成度高、重量轻等优点使其在便携式电子设备中广受欢 迎。随着对电源管理要求的不断提高，便携式电子设备中的电源变换从以往的线性电 源逐渐向着开关电源发展。开关式电源内部的关键器件工作在高频开关状态，本身消 耗的能量较低，因此电源转换效率远高于线性电源。目前高频高效的降压型DC-DC 转换器的广泛应用就是很好的例子。

通常降压型DC-DC转换器重负载时，系统处于连续电流模式，当系统的输出负 载从重载到轻载到空载的变化过程中，系统的工作模式也会发生相应的改变。降压型 DC-DC转换器在轻负载时有三种传统工作模式：突发模式、跳脉冲模式和强迫连续 模式。突发模式由于使用特殊模块，使高端开关管的导通时间很短，停止工作的时间 很长，因此极大降低开关损耗，提高了芯片转换效率，然而该工作模式的输出电压纹 波大。跳脉冲模式可以防止反向电感电流，由于控制模块会使系统跳过一些脉冲，因 此相比于连续工作模式，跳脉冲模式提高了轻载的效率，但其轻载的工作效率不如突 发模式。强迫连续模式的输出电压纹波小并且其频率在整个负载变化范围内恒定，容 易滤除噪声，但是其轻载效率也最低。

总体来看三种工作模式各有优缺点，从效率方面来讲轻载的三种工作模式，突发 模式具有最高的轻载效率，跳脉冲模式次之，强迫连续模式轻载效率最低；从输出电 压纹波来看，强迫连续模式的输出电压纹波最小，跳脉冲模式次之，突发模式的输出 电压纹波最大。在一些通讯系统中，要求即使在轻负载的条件下仍然需要低的输出电 压纹波和高的转换效率，这样三种传统的工作模式都不适用。

发明内容

本发明的目的在于针对上述降压型DC-DC转换器轻负载跳脉冲模式的不足，提 供了一种用于DC-DC转换器轻负载跳脉冲模式的纹波减小电路，以通过减小转换器 中功率开关管的导通时间，减小电感电流峰值，实现小纹波的电压输出。

为实现上述目的，本发明包括：

电容充放电单元1，用于根据转换器内部产生的开关管关断信号ZC的不同，对 电容进行充电或放电，得到不同大小的电压信号V_C1给比较单元2；

比较单元2，用于将转换器内部产生的两个基准电压VR1和VR2中的任意一个 基准电压与电容充放电单元1输入的电压信号V_C1进行比较，并输出控制信号 RR_CTL到逻辑控制单元3，作为逻辑控制单元3的清零信号；

逻辑控制单元3，用于对转换器下开关管的脉冲信号LG进行计数，对计数结果 进行逻辑处理后，输出开关信号RR到导通时间控制单元4；

导通时间控制单元4，用于产生导通时间信号TON，控制转换器中的上开关管导 通时间，以减小输出电压纹波；它包括充电电流产生模块41，比较器42，低压NMOS 管M₅₀₈，第二电容C₂，与非门NAND和2个反相器INV5～INV6；

所述充电电流产生模块41，用于根据逻辑控制单元3输入的开关信号RR产生对 应大小的充电电流I_C，该充电电流I_C通过第二电容C₂流到地，第二电容C₂上的电压 为V_C2；

所述比较器42，其正相输入端连接电压V_C2，其负相输入端连接反馈电压V_FB， 其输出端连接到与非门NAND的第一输入端m；

所述低压NMOS管M₅₀₈，其漏极连接到比较器42的正相输入端，其源极接地， 其栅极连接上管导通信号TON_STA，用于控制第二电容C₂的充放电；

所述第五反相器INV5，其输入端连接上管导通信号TON_STA，其输出端连接 到与非门NAND的第二输入端n，该非门NAND的输出端通过第六反相器INV6输 出导通时间信号TON，控制转换器的上开关管关断。

上述用于DC-DC转换器轻负载跳脉冲模式的纹波减小电路，其中电容充放电单 元1包括3个低压NMOS管M₃₀₉～M₃₁₁，1个低压PMOS管M₃₁₂，第一电容C₁和第 一反相器INV1；

所述低压NMOS管M₃₀₉和M₃₁₀，其栅极相连构成有源电流镜，且低压NMOS 管M₃₀₉的栅极与自身漏极相连，并连接转换器内部产生的偏置电流I_B1；低压NMOS 管M₃₀₉的漏极连接到低压NMOS管M₃₁₁的源极；

所述低压NMOS管M₃₁₁和低压PMOS管M₃₁₂，其漏极相连并输出电压信号V_C1给比较单元2，其栅极相连并连接到第一反相器INV1的输出端，该第一反相器INV1 的输入端连接转换器内部产生的开关管关断信号ZC；低压PMOS管M₃₁₂的源极连接 转换器内部产生的偏置电流I_B2；

所述第一电容C₁，一端连接电压信号V_C1，另一端连接到地。

上述的用于DC-DC转换器轻负载跳脉冲模式的纹波减小电路，其中比较单元2 包括4个低压PMOS管M₃₀₁～M₃₀₄，4个低压NMOS管M₃₀₅～M₃₀₈，2个传输门TG₁～TG₂， 2个反相器INV2～INV3；

所述2个传输门TG₁～TG₂，其输出端相连并输出参考电压V₁，第一传输门TG₁的输入端连接转换器内部产生的基准电压VR1，第二传输门TG₂的输入端连接转换 器内部产生的基准电压VR2；

所述低压PMOS管M₃₀₁和M₃₀₂，其源极相连构成差分对结构，且低压PMOS管 M₃₀₁的栅极与电容充放电单元1输入的电压信号V_C1相连，低压PMOS管M₃₀₂的栅 极与参考电压V₁相连；

所述低压NMOS管M₃₀₅与M₃₀₆，其栅极相连构成有源电流镜结构，且低压NMOS 管M₃₀₆的栅极与自身漏极相连，并连接到低压PMOS管M₃₀₁的漏极；

所述低压NMOS管M₃₀₇与M₃₀₈，其栅极相连构成有源电流镜结构，且低压NMOS 管M₃₀₇的栅极与自身漏极相连，并连接到低压PMOS管M₃₀₂的漏极；

所述低压PMOS管M₃₀₃与M₃₀₄，其栅极相连构成有源电流镜结构，且低压PMOS 管M₃₀₃的栅极与自身漏极相连，并连接到低压NMOS管M₃₀₅的漏极；低压PMOS 管M₃₀₄的漏极与低压NMOS管M₃₀₈的漏极相连，并通过第二反相器INV2输出控制 信号RR_CTL到逻辑控制单元3；

所述第三反相器INV3，其输入端与第一传输门TG₁的负相使能端和第二传输门 TG₂的正相使能端相连，并连接控制信号RR_CTL，其输出端同时连接到第一传输门 TG₁的正相使能端和第二传输门TG₂的负相使能端。

上述的用于DC-DC转换器轻负载跳脉冲模式的纹波减小电路其特征在于逻辑控 制单元3，包括分频器31和逻辑综合模块32；

所述分频器31，用于对转换器下开关管的脉冲信号LG进行计数，并输出脉冲计 数信号CONT到逻辑综合模块32；

所述逻辑综合模块32，以比较单元2输入的控制信号RR_CTL为内部清零信号， 当控制信号RR_CTL为逻辑高电平时，对脉冲计数信号CONT进行逻辑处理，并输 出开关信号RR到导通时间控制单元4。

本发明与现有技术相比具有以下优点：

1.本发明由于是在传统降压型DC-DC转换器轻负载跳脉冲工作模式的基础上进 行的改进，因此延续了跳脉冲工作模式的优点，轻负载工作时仍具有高转换效率。

2.本发明通过对转换器下开关管的脉冲信号LG进行计数来判断负载的轻重，轻 负载时减小转换器中功率开关管的导通时间，使得电感电流的峰值减小，从而减小了 输出电压纹波。

附图说明

图1是本发明的结构框图；

图2是本发明中的电容充放电单元和比较单元电路原理图；

图3是本发明中的逻辑控制单元电路原理图；

图4是本发明中的导通时间控制单元电路原理图；

图5是本发明中比较单元的第二实施例电路原理图。

具体实施方式

以下结合附图及其实施例对本发明作进一步描述。

实施例1

参照图1，本发明用于DC-DC转换器轻负载跳脉冲模式的纹波减小电路，包括 电容充放电单元1，比较单元2，逻辑控制单元3和导通时间控制单元4。其中：

电容充放电单元1，根据转换器内部产生的开关管关断信号ZC的不同，对电容 进行充电或放电，得到不同大小的电压信号V_C1输出给比较单元2；

比较单元2，设有三个输入端A、B、C和一个输出端D；其中第一输入端A连 接转换器内部产生的基准电压VR1，第二输入端B连接转换器内部产生的基准电压 VR2，第三输入端C连接电容充放电单元1输入的电压信号V_C1；其输出端D输出控 制信号RR_CTL到逻辑控制单元3，作为逻辑控制单元3的清零信号；

逻辑控制单元3，设有三个输入端E、F、G和一个输出端H；其中第一输入端E 连接转换器内部产生的开关管关断信号ZC，第二输入端F连接转换器下开关管的脉 冲信号LG，第三输入端G连接比较单元2输入的控制信号RR_CTL；其输出端H输 出开关信号RR到导通时间控制单元4；

导通时间控制单元4，设有两个输入端I、J和一个输出端K；其中第一输入端I 连接上管导通信号TON_STA，第二输入端J连接逻辑控制单元3输入的开关信号RR； 其输出端K输出导通时间信号TON，控制转换器中的上开关管导通时间，以减小输 出电压纹波。

参照图2，本发明的电容充放电单元1，包括3个低压NMOS管M₃₀₉～M₃₁₁，1 个低压PMOS管M₃₁₂，第一电容C₁和第一反相器INV1；

所述低压NMOS管M₃₀₉和M₃₁₀，其栅极相连构成有源电流镜，且低压NMOS 管M₃₀₉的栅极与自身漏极相连作为有源电流镜的输入端，并连接转换器内部产生的 偏置电流I_B1；低压NMOS管M₃₀₉的漏极作为有源电流镜的输出端，并连接到低压 NMOS管M₃₁₁的源极；

所述低压NMOS管M₃₁₁和低压PMOS管M₃₁₂，其漏极相连并输出电压信号V_C1给比较单元2，其栅极相连并连接到第一反相器INV1的输出端，该第一反相器INV1 的输入端连接转换器内部产生的开关管关断信号ZC；低压PMOS管M₃₁₂的源极连接 转换器内部产生的偏置电流I_B2；

所述第一电容C₁跨接于低压NMOS管M₃₁₁的漏极与地之间，用于进行充放电。

当转换器内部产生的开关管关断信号ZC为逻辑高电平时，低压PMOS管M₃₁₂导通，偏置电流I_B2对第一电容C₁以固定斜率k₁进行充电；当开关管关断信号ZC为 逻辑低电平时，低压NMOS管M₃₁₁导通，偏置电流I_B1对第一电容C₁以固定斜率k₂进行放电。若取低压NMOS管M₃₀₉和M₃₁₀的尺寸比例为1:4，则k₂的绝对值是k₁的4倍。

本发明的比较单元2，包括4个低压PMOS管M₃₀₁～M₃₀₄，4个低压NMOS管 M₃₀₅～M₃₀₈，2个传输门TG₁～TG₂，2个反相器INV2～INV3；

所述2个传输门TG₁～TG₂，其输出端相连并输出参考电压V₁，第一传输门TG₁的输入端连接转换器内部产生的基准电压VR1，第二传输门TG₂的输入端连接转换 器内部产生的基准电压VR2；

所述低压PMOS管M₃₀₁和M₃₀₂构成差分对结构，其源极相连并连接转换器内部 产生的偏置电流I_B3，低压PMOS管M₃₀₁的栅极与电容充放电单元1输入的电压信号 V_C1相连，低压PMOS管M₃₀₂的栅极与参考电压V₁相连；

所述低压NMOS管M₃₀₅与M₃₀₆，其栅极相连构成有源电流镜结构，且低压NMOS 管M₃₀₆的栅极与自身漏极相连作为有源电流镜的输入端，并连接到低压PMOS管 M₃₀₁的漏极；

所述低压NMOS管M₃₀₇与M₃₀₈，其栅极相连构成有源电流镜结构，且低压NMOS 管M₃₀₇的栅极与自身漏极相连作为有源电流镜的输入端，并连接到低压PMOS管 M₃₀₂的漏极；

所述低压PMOS管M₃₀₃与M₃₀₄，其栅极相连构成有源电流镜结构，且低压PMOS 管M₃₀₃的栅极与自身漏极相连作为有源电流镜的输入端，并连接到低压NMOS管 M₃₀₅的漏极；低压PMOS管M₃₀₄的漏极与低压NMOS管M₃₀₈的漏极相连，并通过 第二反相器INV2输出控制信号RR_CTL到逻辑控制单元3；

所述第三反相器INV3，其输入端与第一传输门TG₁的负相使能端和第二传输门 TG₂的正相使能端相连，并连接控制信号RR_CTL，其输出端同时连接到第一传输门 TG₁的正相使能端和第二传输门TG₂的负相使能端。

初始时，电容充放电单元1输入的电压信号V_C1小于基准电压VR1和VR2，控 制信号RR_CTL为逻辑低电平，此时第一传输门TG₁工作，参考电压V₁等于基准电 压VR1；当电压信号V_C1上升至基准电压VR1时，控制信号RR_CTL变为逻辑高电 平，第二传输门TG₂工作，参考电压V₁等于基准电压VR2；反之，当电压信号V_C1下降至基准电压VR2时，控制信号RR_CTL变为逻辑低电平，第一传输门TG₁工作， 以此重复。

参照图3，本发明的逻辑控制单元3，包括分频器31和逻辑综合模块32；

所述分频器31，包括5个D触发器D₃～D₇；这5个D触发器D₃～D₇的清零端clr 相连，并与逻辑综合模块32输入清零信号CR连接；第3个D触发器D₃的时钟端 clk，其数据端d与自身反相输出端xq相连并连接到第4个D触发器D₄的时钟端clk； 第4个D触发器D₄的数据端d与自身反相输出端xq相连并连接到第5个D触发器 D₅的时钟端clk；第5个D触发器D₅的数据端d与自身反相输出端xq相连并连接到 第6个D触发器D₆的时钟端clk；第6个D触发器D₆的数据端d与自身反相输出端 xq相连并连接到第7个D触发器D₇的时钟端clk；第7个D触发器D₇的数据端d 与自身反相输出端xq相连，其输出端q输出脉冲计数信号CONT到逻辑综合模块32。

所述逻辑综合模块32，包括2个D触发器D1～D2，第四反相器INV4，异或门 XOR和延时电路DEL；其中：

第1个D触发器D₁，其数据端d连接转换器内部产生的开关管关断信号ZC，其 时钟端clk连接转换器下开关管的脉冲信号LG，其清零端clr连接比较单元2输入的 控制信号RR_CTL，其输出端q连接到第四反相器INV4的输入端；

第四反相器的输出端通过延时电路DEL连接到异或门XOR的第一输入端a；

异或门XOR，其第二输入端b连接到第四反相器INV4的输入端，其输出端输 出清零信号CR到分频器31；

第2个D触发器D₂，其数据端d连接到延时电路的输出端，其时钟端clk连接 分频器31输入的脉冲计数信号CONT，其清零端clr连接比较单元2输入的控制信号 RR_CTL，其输出端q输出开关信号RR到导通时间控制单元4。

上述转换器下开关管的脉冲信号LG，在下开关管关断时为逻辑高电平，下开关 管导通时翻转为逻辑低电平；转换器内部产生的开关管关断信号ZC，在上开关导通 之前翻转为逻辑低电平，在下开关管关断前翻转为逻辑高电平，并在上下两个开关管 关断过程中一直保持逻辑高电平。

轻负载时，比较单元2输出的控制信号RR_CTL为逻辑高电平，第1个D触发 器D₁和第2个D触发器D₂工作，由于转换器工作于跳周期模式，因此逻辑综合模块 32产生的清零信号CR为高电平，分频器31对转换器下开关管的脉冲信号LG开始 进行计数，若负载足够轻，分频器31输出的脉冲计数信号CONT翻转为高电平，第 2个D触发器D₂输出的开关信号RR为逻辑高电平；反之第2个D触发器D₂输出的 开关信号RR为逻辑低电平。

参照图4，本发明的导通时间控制单元4，包括充电电流产生模块41，比较器42， 低压NMOS管M₅₀₈，第二电容C₂，与非门NAND和2个反相器INV5～INV6；

所述充电电流产生模块41，包括7个低压PMOS管M₅₀₁～M₅₀₇和第七反相器 INV7；其中，低压PMOS管M₅₀₁～M₅₀₆构成共源共栅电流镜结构，低压PMOS管 M₅₀₁～M₅₀₃的栅极相连并连接到低压PMOS管M₅₀₁的漏极，其源极均连接转换器的电 源电压V_IN，其漏极分别与低压PMOS管M₅₀₄～M₅₀₆的源极相连；低压PMOS管 M₅₀₄～M₅₀₆的栅极相连，低压PMOS管M₅₀₄的漏极与自身栅极相连，并连接转换器内 部产生的偏置电流I_B4，低压PMOS管M₅₀₆的漏极连接到低压PMOS管M₅₀₇的源极， 低压PMOS管M₅₀₅的漏极与低压PMOS管M₅₀₇的漏极相连并输出充电电流I_C；该低 压PMOS管M₅₀₇的栅极连接到第七反相器INV7的输出端，该第七反相器INV7的输 入端与逻辑控制单元3输入的开关信号RR相连。

所述第二电容C₂，一端连接充电电流I_C，另一端连接到地，第二电容C₂上的电 压为V_C2；

所述比较器42，其正相输入端连接电压V_C2，其负相输入端连接反馈电压V_FB， 其输出端连接到与非门NAND的第一输入端m；

所述低压NMOS管M₅₀₈，其漏极连接到比较器42的正相输入端，其源极接地， 其栅极连接上管导通信号TON_STA，用于控制第二电容C₂的充放电；

所述第五反相器INV5，其输入端连接上管导通信号TON_STA，其输出端连接到 与非门NAND的第二输入端n，该与非门NAND的输出端通过第六反相器INV6输 出导通时间信号TON，控制转换器的上开关管关断。

当转换器的上开关管导通时，上管导通信号TON_STA为逻辑低电平，低压NMOS 管M₅₀₈关断，此时若开关信号RR为逻辑高电平，第二电容C₂以固定斜率k₃开始充 电，反之，若开关信号RR为逻辑低电平，第二电容C₂以固定斜率k₄开始充电，k₃大于k₄；第二电容C₂上的电压上升至反馈电压V_FB时，导通时间信号TON翻转为逻 辑高电平，控制转换器的上开关管关断。当转换器的上开关管关断时，上管导通信号 TON_STA为逻辑高电平，直接控制与非门NAND输出低电平，即导通时间信号TON 为逻辑低电平。

实施例2：

本发明的电容充放电单元1，逻辑控制单元3和导通时间控制单元4与实施例1 相同。

参照图5，本发明的比较单元2，包括2个低压PMOS管M₆₀₁和M₆₀₂，3个低压 NMOS管M₆₀₃～M₆₀₅，2个传输门TG₃～TG₄，2个反相器INV8～INV9；

所述2个传输门TG₃～TG₄，其输出端相连并输出参考电压V₂，第三传输门TG₃的输入端连接转换器内部产生的基准电压VR1，第四传输门TG₄的输入端连接转换 器内部产生的基准电压VR2；

所述低压PMOS管M₆₀₁和M₆₀₂构成差分对结构，其源极相连并连接转换器内部 产生的偏置电流I_B5，低压PMOS管M₆₀₁的栅极与电容充放电单元1输入的电压信号 V_C1相连，低压PMOS管M₆₀₂的栅极与参考电压V₂相连；

所述低压NMOS管M₆₀₃与M₆₀₄，其栅极相连构成有源电流镜结构，且低压NMOS 管M₆₀₃的栅极与自身漏极相连作为有源电流镜的输入端，并连接到低压PMOS管 M₆₀₁的漏极，低压NMOS管M₆₀₄的漏极作为有源电流镜的输出端，并连接到低压 PMOS管M₆₀₂的漏极；

所述低压NMOS管M₆₀₅，其源极接地，其栅极连接到低压PMOS管M₆₀₂的漏极， 其漏极连接转换器内部产生的偏置电流I_B6，并通过第八反相器INV8输出控制信号 RR_CTL到逻辑控制单元3；

所述第九反相器INV9，其输入端与第三传输门TG₃的负相使能端和第四传输门 TG₄的正相使能端相连，并连接控制信号RR_CTL，其输出端同时连接到第三传输门 TG₃的正相使能端和第四传输门TG₄的负相使能端。

初始时，电容充放电单元1输入的电压信号V_C1小于基准电压VR1和VR2，控 制信号RR_CTL为逻辑低电平，此时第三传输门TG₃工作，参考电压V₂等于基准电 压VR1；当电压信号V_C1上升至基准电压VR1时，控制信号RR_CTL变为逻辑高电 平，第四传输门TG₄工作，参考电压V₂等于基准电压VR2；反之，当电压信号V_C1下降至基准电压VR2时，控制信号RR_CTL变为逻辑低电平，第三传输门TG₃工作， 以此重复。

结合实施例1和实施例2，本发明的工作原理是：

转换器负载较轻时，转换器工作于跳周期模式，开关管关断信号ZC为逻辑高电 平，电容充放电单元1内部的第一电容C₁开始充电，电压信号V_C1逐渐升高，电压 信号V_C1上升至基准电压VR1时，比较单元2输出的控制信号RR_CTL变为逻辑高 电平，分频器31对转换器下开关管的脉冲信号LG开始进行计数，若负载足够轻， 分频器31计满16个周期后，脉冲计数信号CONT翻转为高电平，此时逻辑综合模 块32输出的开关信号RR也翻转为逻辑高电平，控制导通时间控制单元4以大电流 对第二电容C₂进行充电，减小转换器中功率开关管的导通时间，使得电感电流的峰 值减小，从而减小了输出电压纹波；反之，转换器中功率开关管的导通时间不变。

以上仅是本发明的两个最佳实例，不构成对本发明的任何限制，显然在本发明的 构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。