一种单SOC芯片及单SOC芯片多工作模式的复用方法

摘要

本发明涉及单SOC芯片及单SOC芯片多工作模式的复用方法，包含处理器核模块、外围IO模块，还包括模式控制模块，用于控制该芯片的工作模式，包括处理器核IP测试芯片模式、SOC芯片模式和IO控制器桥芯片模式；功能使能模块，用于选择需要使能和关闭的功能模块；总线交叉开关模块，用于选择功能模块的地址空间映射方式；外部互连总线模块，用于选择工作在桥模式还是设备模式；管脚控制模块，用于控制芯片的IO管脚连接到芯片内信号总线上；辅助功能模块，用于使能或关闭功能模块的时钟和电源供应。处理器芯片厂家只需要设计流片一款芯片，可覆盖市场的三类应用需求，将三次芯片设计流片减少到一次，缩短了研发周期和芯片上市时间，降低了芯片研发风险和成本。

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种单SOC芯片及单SOC芯片多 工作模式的复用方法。

背景技术

片上系统（system on a chip，缩写SOC）是一个将计算机或其他电子系 统集成到单一芯片上的集成电路。SOC芯片一般由处理器核（central  processing unit，缩写CPU）、内存控制器核（memory controller，缩写MC）、 其他输入输出接口的知识产权核（intellectual property core，缩写IP） 以及其他辅助功能模块如时钟锁相环核（phase-locked loops，缩写PLL）和 电压规划控制器核（voltage regulator，缩写VR）组成。

SOC一般应用在嵌入式系统中，是在单芯片的基础上，搭配少数离散外围 器件如存储芯片，构成一个完整的计算机系统，能显著降低计算机系统的硬件 复杂度和成本。由上可知，SOC芯片是由许多的IP核组成，其中处理器IP核 则是非常重要的一个。

首先，为推广处理器IP核产品，处理器设计厂家需要以某种形式来提供 其处理器IP核，以满足用户的两点应用需求：其一，用户在为SOC芯片选择 某款处理器IP核之前，需要进行应用软件的评估和基准程序的性能测试，以 找出适合应用的性价比最高的处理器IP核；其二，用户在SOC芯片设计过程 中，也需要一个集成了处理器IP核的开发和仿真验证平台，以进行基于SOC 原型系统的软件驱动程序的原型设计、验证和开发。

同时，处理器设计厂家可能会针对行业应用，自己开发集成了特定处理器 IP核的SOC芯片。这些SOC芯片不仅需要体现出其处理器IP核的性能，并且 需要集成尽可能丰富的外围输入输出接口，以便适应更多的应用需求。

另外，目前高端嵌入式应用甚至桌面级应用中，经常采用的是独立的处理 器芯片搭配外部IO控制器桥芯片的解决方案，其中处理器芯片往往只是集成 了处理器核以及比如内存控制器在内等极少数功能模块，但系统通常还需要如 显示、网络、存储等外围IO接口功能，这些则需要通过外部IO控制器桥芯片 来扩展，这就要求外部IO控制器桥芯片具有丰富的外围接口。为配合其独立 的处理器芯片的应用推广，掌握平台的自主权，用户在采用其处理器芯片的同 时，往往希望处理器设计厂家能同时提供与其配套的外部IO控制器桥芯片。

综上，对于处理器设计厂家，在其处理器IP/SOC/CPU产品在市场推广中， 需要提供三类形式的产品以满足上述三类需求：为评估处理器IP核性能和后 期SOC开发，需要以某种形式提供处理器IP核产品；为推广其处理器核的行 业应用，需要开发SOC芯片产品；为推广其独立的处理器芯片，需要提供兼容 其处理器扩展总线接口的IO控制器桥芯片产品。

针对第一类需求，为评估处理器IP性能和后期SOC开发，目前业界主流 有两种解决方案：第一种是提供RTL级或网表级的软IP，用户将软IP集成到 FPGA（field programmable gate array，现场可编程门阵列）中，开发验证 其SOC原型系统。这种方法的劣势是受限于FPGA的性能，IP核性能不能得到 充分发挥；第二种是提供基于处理器IP核的硬硅测试芯片（处理器核IP  Testchip），处理器核IP Testchip是为了避免FPGA的性能瓶颈，处理器设 计厂家经过设计验证和全掩膜流片生产得到的，同时处理器核IP Testchip 将IP核间的片内互连总线定义在芯片IO管脚上，供用户扩展外部FPGA。比 如ARM的Versatile处理器子板上搭载的ARM处理器核IP Testchip芯片，其 中集成了ARM处理器核，并将片内AMBA互连总线连接到芯片管脚上。

处理器核IP Testchip最大的好处是实现了比FPGA仿真系统更快的CPU 速度，而且避免了用户在SOC原型系统中重复调试验证处理器IP核的问题。 由处理器核IP Testchip芯片组成的SOC原型验证系统的结构如附图1所示， 其中101是处理器核IP Testchip内部集成的处理器核模块（CPUM），102是 总线交叉开关模块（BSM），用来将片内互连总线连接到芯片IO管脚上，105 是用户可自定义的FPGA芯片，可以验证SOC芯片中的其他外围输入输出接口 IP核。

以ARM的Versatile处理器子板为例，由于处理器核IP Testchip是定位 于作为测试芯片使用，仅包含了ARM处理器核以及包含少许IO控制器，主要 是RAM控制器和显示控制器，用户不能将其作为专用SOC推广。主要原因有两 点：1）缺乏最基本的输入输出接口，如USB、网络、FLASH、串口、I2C等功 能，因此不能独立用来构成一个SOC系统；2）处理器核IP Testchip没有提 供给用户芯片工作模式配置的手段，芯片上的信号总线如AMBA会占用大量的 芯片管脚资源，由于没有合适的外设可以扩展，即使空闲不用也会占用封装和 电路印制板的空间，给SOC系统设计带来难度和成本。

针对第二类需求，市场上有大量的面向行业应用的SOC芯片，这些芯片由 于是高度定制化的产品，应用模式单一。由于没有提供给用户可扩展外部FPGA 芯片的途径，如ARM处理器核IP Testchip芯片的AMBA总线，所以不能配置 为处理器核IP Testchip芯片使用，处理器设计厂家往往是针对此类需求单独 设计SOC芯片。SOC芯片的内部结构图如附图2所示，其中101是SOC芯片内 部集成的处理器核模块（CPUM），102是总线交叉开关模块（BSM），103是外 围IO模块（PIOM），PIOM是SOC芯片自带的外围输入输出接口IP核的集合。

针对第三类需求，市场上同样有许多和特定接口处理器芯片搭配的IO控 制器桥片，这些IO控制器桥片不能脱离外部的处理器芯片单独使用，由于不 包含处理器核IP，因此这些芯片的使用场景更是模式单一，不能配置为处理 器核IP Testchip/SOC芯片使用。处理器设计厂家往往是针对此类需求单独设 计与其独立处理器芯片搭配的IO控制器桥片。基于IO控制器桥片的计算机系 统结构如附图3所示，其中102是总线交叉开关模块（BSM），103是外围IO 模块（PIOM），106是外部处理器芯片，108是106内部的总线桥模块（BBM）， 109是总线设备模块（BDM），其通过互连总线连接到外部处理器芯片。BDM 是作为外部互连总线上的设备，供外部处理器芯片访问。

另外，目前已有一些SOC芯片设计方案，也支持单SOC芯片多工作模式， 其技术特点是，通过外部模块配置，选择芯片的不同工作模式，但关于工作模 式的可配置参数通常是芯片的接口数量、速度或类型的一种组合，在可配置参 数上有三点重大限制：首先，不能将该SOC芯片中的片内互连总线配置连接（如 常见的AMBA总线）到芯片管脚上，也就是说，该SOC芯片不能配置作为处理 器核IP Testchip芯片使用；其次，SOC芯片中即使包含外部互连总线模块， 也是工作在桥模式，不能配置工作在设备模式，作为IO控制器桥芯片用来连 接到外部处理器内的总线桥控制器上；最后，SOC芯片中至少需要包含一个处 理器核，也就是说，该SOC芯片在正常工作状态下，用户不能关闭SOC芯片中 的处理器核（从功耗的角度考虑，处理器核往往是SOC芯片中最耗电的模块之 一），从而将该SOC芯片通过外部互连总线与外部处理器搭配，用作IO控制 器桥芯片使用。

发明内容

为了解决上述问题，本发明的主要目的在于公开一种单SOC芯片及单SOC 芯片多工作模式的复用方法，通过芯片的外部管脚配置，实现了一个单SOC 多工作模式芯片，可以同时满足处理器IP核测试芯片、SOC芯片以及IO控制 器桥芯片这三种不同应用场景的需求，从而避免处理器设计厂家为满足这三类 应用而多次流片的成本以及技术风险。

具体地讲，本发明公开了一种单SOC芯片，包含处理器核模块（CPUM）、 外围IO模块（PIOM），还包括模式控制模块（MCM），用于控制该芯片的工作 模式；功能使能模块（FEM），用于选择需要使能和关闭的功能模块；总线交 叉开关模块（BSM），用于选择功能模块的地址空间映射方式；外部互连总线 模块（EIBM），用于选择工作在桥模式还是设备模式；管脚控制模块（PCM）， 用于选择芯片的IO管脚是连接到总线交叉开关模块或者外部互连总线模块和 外围IO模块的接口信号；辅助功能模块（AFM），接受功能使能模块的控制， 用于使能或关闭各模块的时钟和电源供应。

所述的单SOC芯片，所述的工作模式包括处理器IP核测试芯片模式，该 芯片的IO管脚定义为总线交叉开关模块上的片内互连总线信号，处理器核模 块通过片内互连总线可与外部FPGA互连，用来连接FPGA中其他待验证的外围 接口IP。

所述的单SOC芯片，所述的工作模式包括SOC芯片模式，该芯片的IO管 脚定义为外部互连总线模块和外围IO模块的接口信号。

所述的单SOC芯片，所述的工作模式是SOC芯片模式时，该外部互连总 线模块工作在总线桥模式，用来连接外部的扩展设备。

所述的单SOC芯片，所述的工作模式包括IO控制器桥芯片模式，该芯片 的IO管脚为外部互连总线模块和外围IO模块的接口信号。

所述的单SOC芯片，所述的工作模式是IO控制器桥芯片模式时，芯片内 部的处理器核模块被功能使能模块关闭，处理器核模块的时钟和电源供应被辅 助功能模块关闭。

所述的单SOC芯片，所述的工作模式是IO控制器桥芯片模式时，该外部 互连总线模块工作在总线设备模式，用来连接到外部的处理器芯片。

所述的单SOC芯片，总线交叉开关模块控制地址空间映射方式如下：处理 器IP核测试芯片模式下，处理器看到的外设地址映射到连接到芯片IO管脚的 片内互连总线端口上；或者，SOC芯片模式下，处理器看到的外设地址映射到 连接到芯片内部相应功能模块的片内互连总线端口上；或者，IO控制器桥芯 片模式下，芯片内部功能模块的地址空间映射到与外部扩展总线片连接的内互 连总线端口上；

所述的单SOC芯片，该管脚控制模块控制芯片IO管脚的模式选择如下： 处理器IP核测试芯片模式下，芯片IO管脚连接到总线交叉开关模块送来的片 内互连总线，以扩展外部IP验证模块；或者，SOC芯片模式下，芯片IO管脚 连接到外部互连总线模块和外围IO模块的输入输出信号，其中外部互连总线 模块工作在总线桥模式，以扩展外部设备，外围IO模块的输出信号连接外部 IO设备；或者，IO控制器桥芯片模式下，芯片IO管脚连接到外部互连总线模 块和外围IO模块的输入输出信号，其中外部互连总线模块是作为总线设备使 用，连接到外部处理器内的总线桥控制器，外围IO模块的输出信号连接外部 IO设备。

所述的单SOC芯片，该外部互连总线模块选择桥模式时，使能内部总线 仲裁器，用于在收到多个设备的总线占用请求的情况下，仲裁外部设备的总线 控制权，此时，除总线的地址、数据和命令信号外，互连总线模块上还定义有 总线占用请求输入、总线占用请求应答输出和中断请求输入信号；或者选择工 作在设备模式，内部的总线仲裁器被关闭，用于和外部处理器内的总线桥控制 器互连通信，此时，除总线的地址、数据和命令信号外，互连总线模块上定义 有总线占用请求输出、总线占用请求应答输入和中断请求输出信号。

本发明还公开了一种单SOC芯片多工作模式的复用方法，包括如下步骤：

步骤S1、如果芯片是处于复位期间，模式控制模块采样1号配置管脚， 如果等于1则进入步骤S2，否则进入步骤S5；

步骤S2、模式控制模块向功能使能模块、总线交叉开关模块、管脚控制 模块发出控制信号，以使芯片进入处理器IP测试芯片模式；

步骤S3、收到模式控制模块的控制信号后：功能使能模块使能处理器核 模块，关闭外部互连总线模块和外围IO控制器模块；总线交叉开关模块进入 处理器核IP测试芯片模式；管脚控制模块将总线交叉开关模块总线信号连接 到芯片IO管脚上；辅助功能模块打开已使能模块的时钟和电源供应；

步骤S4、芯片复位结束后，芯片进入处理器IP测试芯片模式，处理器核 模块开始读取指令，首地址通过总线交叉开关模块和管脚控制模块送到芯片 IO管脚上，芯片等待外部设备响应的指令；

步骤S5、模式控制模块采样2号配置管脚，如果等于1则进入步骤S6， 否则进入步骤S9；

步骤S6、模式控制模块向功能使能模块、总线交叉开关模块、管脚控制 模块、外部互连总线模块发出控制信号，以使芯片进入SOC芯片模式；

步骤S7、收到模式控制模块送来的控制信号后，功能使能模块使能处理 器核模块，外部互连总线模块和外围IO控制器模块；总线交叉开关模块进入 SOC芯片模式；模式控制模块控制外部互连总线模块进入桥模式；管脚控制模 块将外部互连总线模块以及外围IO控制器模块的信号连接到芯片IO管脚上； 辅助功能模块打开已使能模块的时钟和电源供应；

步骤S8、芯片复位结束后，芯片进入SOC芯片模式，处理器核模块开始 读取指令，首地址通过总线交叉开关模块送到外围IO模块中的内存控制器， 然后芯片等待外部存储器响应的指令；

步骤S9、模式控制模块向功能使能模块、总线交叉开关模块、管脚控制 模块、外部互连总线模块发出控制信号，以使芯片进入IO控制器桥芯片模式；

步骤S10、收到模式控制模块送来的控制信号后，功能使能模块关闭处理 器核模块，使能外部互连总线模块和外围IO控制器模块；总线交叉开关模块 进入IO控制器桥芯片模式；模式控制模块控制外部互连总线模块进入设备模 式；管脚控制模块将外部互连总线模块以及外围IO控制器模块的信号连接到 芯片IO管脚上；辅助功能模块打开已使能模块的时钟和电源供应；

步骤S11、复位结束后，芯片进入IO控制器桥芯片模式，芯片等待响应 从外部互连总线模块上接收到的外部总线命令。

本发明的技术效果如下：

对于处理器芯片设计厂家，最大的研发成本是芯片的前期设计和后期全掩 膜生产成本。基于本发明，处理器芯片设计厂家只需要设计一款芯片，就可以 灵活覆盖市场的三类应用需求，将三次芯片设计流片减少到一次，不仅缩短了 研发周期和芯片上市时间，而且降低了芯片研发风险和成本。

附图说明

图1是现有技术的基于处理器核IP Testchip芯片的SOC原型验证系统；

图2是现有技术的SOC芯片内部及系统结构图；

图3是现有技术的基于IO控制器桥芯片的计算机系统结构图；

图4是根据本发明一个优选实施实例的基于龙芯232处理器核的单SOC芯 片内部结构图；

图5是根据本发明一个优选实施实例的基于龙芯232处理器核的单SOC芯 片工作流程图。

具体实施方式

本发明公开的多模式单SOC芯片，包含处理器核模块（CPUM）、模式控 制模块（MCM）、功能使能模块（FEM）、总线交叉开关模块（BSM）、管脚控 制模块（PCM）、外部互连总线模块（EIBM）、外围IO模块（PIOM）、辅助功 能模块（AFM）。

其中，

1、处理器核模块（CPUM）：用于解释指令和处理数据。

芯片的CPUM，整个芯片运算和控制核心，一般，CPU由运算器、控制器和 寄存器及实现它们之间联系的数据、控制及状态的总线构成。

2、模式控制模块（MCM）：用于控制芯片的工作模式。

芯片在上电复位期间，MCM根据芯片配置管脚的电平状态，给功能使能模 块、总线交叉开关模块、管脚控制模块、外部互连总线模块发出控制信号，以 决定芯片该进入哪种工作模式。

单SOC芯片有如下三种工作模式：

（1）处理器核IP Testchip芯片模式：

单SOC芯片是一个处理器核IP Testchip芯片，此时芯片IO管脚的信号 定义是片内互连总线，CPUM模块通过片内互连总线可与外部FPGA互连，用来 连接FPGA中其他待验证的IP。

在该工作模式中，硬硅实现的处理器IP核能更好地体现该处理器核的真 实性能。

在该工作模式中，单SOC芯片可能还包含内存控制器，以增强处理器核 IP Testchip芯片的访存性能。

（2）SOC芯片模式：

单SOC芯片是一个完整的SOC芯片，芯片可以单独使用，此时单SOC芯片 的IO管脚定义为外部互连总线模块和外围IO模块的接口信号。另外，此时外 部互连总线模块工作BUS Bridge模式下，所以，外部扩展设备也可以通过外 部互连总线与单SOC芯片互连。

在该工作模式中，单SOC芯片还包含存储控制器，其他通信如GMAC、USB、 LCD、SATA、UART、I2C、SPI控制器，从而可以覆盖多个行业应用领域的IO 接口需求；

（3）IO控制器桥芯片模式：

单SOC芯片是一个IO控制器桥芯片，此时单SOC芯片的IO管脚定义是外 部互连总线模块和外围IO模块的接口信号，单SOC芯片作为BUS Device设备 与外部处理器通过外部互连总线连接。

在该工作模式中，处理器核模块被功能使能模块关闭，其时钟和电源则被 辅助功能模块关闭。关闭处理器核模块的好处是可以明显降低芯片的整体功耗 （包含动态和静态功耗），在SOC芯片中，处理器核模块往往是最耗电的功能 模块之一。

在该工作模式中，单SOC芯片还包含如GMAC、USB、LCD、SATA、UART、 I2C、SPI控制器，从而可以覆盖高端嵌入式和桌面系统对IO控制器桥芯片的 应用需求；

3、功能使能模块（FEM）：用于使能或关闭功能模块。

芯片在上电复位期间，FEM根据MCM送来的控制信号，决定应该使能或关 闭哪些功能模块。

4、总线交叉开关模块（BSM）：用于实现片内各功能模块之间的互连。

芯片在上电复位期间，BSM根据MCM送来的控制信号，选择工作在特定的 地址空间分配模式下，并按照选定的地址空间布局，将从处理器核模块或外部 互连总线模块送来的地址和数据，发送到目的功能模块。

具体地址空间映射方式如下：

处理器IP核测试芯片模式下：处理器看到的外设地址映射到连接到芯片 IO管脚的片内互连总线端口上；

SOC芯片模式下：处理器看到的外设地址映射到连接到芯片内部相应功能 模块的片内互连总线端口上；

IO控制器桥芯片模式下：芯片内部功能模块的地址空间映射到与外部扩 展总线片连接的内互连总线端口上；

5、管脚控制模块（PCM）：用于控制IO管脚与芯片内信号总线进行连接。

芯片在上电复位期间，PCM根据MCM送来的控制信号，决定芯片的IO管 脚应该连接到芯片内的哪组信号总线上。

芯片IO管脚的模式的选择结果如下：

处理器核IP Testchip芯片模式下：IO管脚连接到BSM送来的片内互连 总线，以扩展外部IP验证模块（如FPGA芯片）；

SOC芯片模式下：IO管脚连接到EIBM和PIOM的输入输出信号，其中EIBM 是作为BUS BRIDGE使用，以扩展外部设备，如总线视频卡；PIOM的输出信号 则连接外部IO设备如显示器、网络等。

IO控制器桥芯片模式下：IO管脚连接到EIBM和PIOM的输入输出信号， 此时，EIBM是作为BUS Device使用，连接到外部处理器内的BUS Bridge模 块；PIOM的输出信号则连接外部IO设备如显示器、网络等。

6、外部互连总线模块（EIBM）：用于选择工作在桥模式（Bridge Mode） 还是设备模式（Device Mode）。

芯片在上电复位期间，EIBM根据MCM送来的控制信号，选择工作在桥模 式还是设备模式。其中，EIBM在桥模式和设备模式下的信号定义大部分相同， 但区别在于，桥模式下EIBM会使能内部总线仲裁器，以在收到总线占用请求 的情况下，仲裁外部设备的总线控制权。因此，在EIBM的两种模式下，会在 总线占用请求、总线占用应答以及中断请求信号的定义上有所区别；

处理器核IP Testchip芯片模式下：EIBM被FEM关闭；

SOC芯片模式下：接收到MCM发送的控制信号后，EIBM工作在桥模式，以 扩展外部总线设备，如总线视频卡。

IO控制器桥芯片模式下：接收到MCM发送的控制信号后，EIBM工作在设 备模式，用以连接到外部处理器内的总线桥控制器。

7、外围IO模块（PIOM）：用于与外围进行IO通信。

芯片在上电复位期间，FEM送来的控制信号使能或关闭PIOM。

处理器核IP Testchip芯片模式下：PIOM被FEM关闭；

SOC芯片模式和IO控制器桥芯片模式下：接收到FEM发送的控制信号后， PIOM被FEM使能。

8、辅助功能模块（AFM）：接受功能使能模块的控制，用于使能或关闭各 模块的时钟和电源供应。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对 根据本发明一个实施实例的基于龙芯232处理器核的单SOC芯片和芯片多工作 模式的复用方式作进一步详细说明。应当理解，此处所描述的具体实施例仅用 以解释本发明，并不用于限定本发明。

图4所示是根据本发明一个优选实施例的龙芯232处理器核SOC芯片内部 结构图，其中，龙芯232处理器IP核模块（LS232_CPUM）101，AHB总线交叉 开关模块（AHB_BSM）102，功能使能模块（FEM）103、模式控制模块（MCM） 104，管脚控制模块（PCM）105，PCI总线控制器模块（PCI_EIBM）106，外 围IO模块（PIOM）107，辅助功能模块（AFM）108，IO Buffer模块109。

与图1、图2和图3相比，龙芯232处理器核SOC芯片新增了模式控制模 块（MCM），以控制单SOC芯片的运行模式；新增了功能使能模块（FEM），以 选择需要使能和关闭的功能模块；新增了管脚控制模块（PCM），以决定芯片 的IO管脚应该连接到芯片内的哪组信号总线上；新增了PCI总线控制器模块， 可以根据芯片的工作模式，工作在PCI总线桥模式或者设备模式；新增了辅助 功能模块（AFM）,接受功能使能模块（FEM）的控制，主要用途是用来打开或 关闭芯片内部各模块所需的时钟和电源，另外，新增的IO Buffer模块是物理 层电路，主要用途如芯片IO管脚的电平转换、驱动能力调节以及电气保护等 功能。

图5是根据本发明一个优选实施例的芯片多工作模式的配置流程图，它直 观地表达了龙芯232处理器核SOC芯片从上电后如何确定其工作模式到芯片按 照选择的工作模式开始工作的主要流程，其具体包括如下步骤：

步骤S1、如果芯片是处于复位期间，MCM模块采样MSEL0配置管脚，如果 等于1则进入步骤S2，否则进入步骤S5；

步骤S2、MCM模块向FEM、AHB_BSM、PCM和AFM发出控制信号，以使芯片 进入LS232处理器核IP测试芯片模式；

步骤S3、收到MCM送来的控制信号后：FEM使能LS232处理器核模块，关 闭PCI总线控制器模块和外围IO控制器模块；AHB_BSM进入处理器核IP测试 芯片模式；PCM将AHB总线信号连接到芯片IO管脚上；AFM打开已使能模块的 时钟和电源供应；

步骤S4、芯片复位结束，芯片进入LS232处理器核IP测试芯片模式。LS232 处理器核开始读取指令，指令的首地址通过AHB总线交叉开关模块和管脚控制 模块送到芯片IO管脚的AHB总线上，然后等待外部响应的指令和数据。此后 单SOC芯片的行为和普通处理器核IP Testchip芯片的工作方式一样；

步骤S5、MCM模块采样MSEL1配置管脚，如果等于1则进入步骤S6，否 则进入步骤S9；

步骤S6、MCM模块向FEM、AHB_BSM、PCM、PCI_EIBM和AFM发出控制信号， 以使芯片进入基于LS232处理器核的SOC芯片模式；

步骤S7、收到MCM送来的控制信号后：FEM使能LS232处理器核模块、PCI 总线控制器模块和外围IO控制器模块；AHB_BSM进入SOC模式；PCI总线控制 器模块进入PCI总线桥模式；PCM将PCI扩展总线（桥模式）以及PIOM的信 号连接到芯片IO管脚上；AFM打开已使能模块的时钟和电源供应；

步骤S8、芯片复位结束，芯片进入SOC模式，LS232处理器核开始取指， 首地址通过AHB总线交叉开关模块送到PIOM中的MC控制器，然后芯片等待 MC控制器上挂载的闪存芯片响应的指令。此后单SOC芯片的行为和普通基于 LS232处理器核的SOC芯片的工作方式一样；

步骤S9、MCM模块向FEM、AHB_BSM、PCM、PCI_EIBM和AFM发出控制信号， 以使芯片进入基于PCI总线接口的IO控制器桥芯片模式；

步骤S10、收到MCM送来的控制信号后：FEM关闭LS232处理器核模块， 并通过AFM关闭LS232处理器核模块的时钟和电源，使能PCI总线控制器模块 和外围IO控制器模块；AHB_BSM进入IO控制器桥芯片模式；PCI总线控制器 模块进入PCI总线设备模式；PCM将PCI扩展总线信号（设备模式）以及外围 IO控制器模块的信号连接到芯片IO管脚上；

步骤S11、芯片复位结束，芯片进入基于PCI总线接口的IO控制器桥芯 片模式，此后单SOC芯片的行为和基于PCI总线接口的桥芯片的工作方式一样， 等待执行从PCI总线上接收到的命令。此时该单SOC芯片可以与龙芯2F处理 器芯片通过PCI接口搭配使用，构成如图3所示的处理器加桥片的双芯片计算 机系统。

综上，单SOC芯片可以根据需求在三种模式下进行切换。基于本发明，处 理器芯片设计厂家只需要设计流片一款单芯片，就可以灵活覆盖市场的三类应 用需求，将三次芯片设计流片减少到一次，缩短了研发周期和芯片上市时间， 降低了芯片研发风险和成本。