高电荷容量像素架构、光电转换装置、辐射图像摄像系统及其方法

摘要

本发明公开用于获得包括多个像素的成像阵列或数字射线照相系统的方法和设备的实施方案，其中至少一个像素可以包括：扫描线；偏压线；包括第一端子、第二端子和控制电极的切换元件，其中所述控制电极电耦接至所述扫描线；和光电转换元件，其包括电耦接至所述偏压线的第一端子和电耦接至所述切换元件的所述第一端子的第二端子；和信号存储元件，其形成于与所述扫描线、偏压线、所述数据线、所述切换元件和所述光电转换元件相同的层中。所述信号存储元件的一个端子的面积可以大于所述像素的表面面积。

说明书

技术领域

本发明涉及成像阵列中使用的像素。更具体地说，本发明涉及具 有可适于在可包括医疗诊断、无损检测等的可见和X射线图像传感 应用中使用的较高电荷容量和较高填充因数的共面像素。

发明背景

由多个传感器像素100组成的成像阵列在成像技术中众所周知。 传感器像素100通常包括切换元件210(诸如薄膜晶体管(TFT)) 和光电转换元件220(诸如光二极管)。图1示出传感器像素100的 示意性等效像素电路。光电转换元件220或光传感器对入射辐射敏感 且可以产生许多电荷载子，其中电荷载子的数量取决于辐射剂量。在 由多个像素组成的成像阵列中，通常在读出之前跨传感器的内部电容 暂时存储光产生的载子。额外像素上存储电容器230可以添加至每个 像素以增加像素的电荷容量Q_pix。切换元件210的任务是维持像素内 的信号并随后启用信号的读出。关注的信号通常由保持于像素的浮动 节点240处的电荷载子的改变表示，此改变通常表现为浮动节点240 的电势改变。除了装置元件210、220、230之外，信号线也对传感器 像素和成像阵列的功能性至关重要。切换元件210受控于规定信号电 荷释放过程的时间和持续时间的扫描线250。数据线260为释放的电 荷载子提供至读出电子器件的路径。偏压线270为光电转换元件220 提供适当的偏压电压

多个传感器像素可以矩阵样式平铺以形成成像阵列。图2示出可 以用于一般辐射探测装置的3×3像素成像阵列的示意性等效图。偏压 线270可以在每列中的像素之间共享且连接至传感器偏压电路。接地 线340可以在平行于扫描线250的每行中的像素之间共享。像素上存 储电容器230的下电极330(未在图2中标记)连接至提供共同接地 参考电势的接地线340。数据线260在每列中的像素之间共享且连接 至读出电子器件。扫描线250在每行中的像素之间共享且连接至驱动 电子器件。驱动电路在扫描线250上提供适当的信号以通常按顺序、 通常一次一行地将存储于像素100的浮动节点240上的信号释放至数 据线260。

像素上存储电容器230的并入解决大多数信号电荷跨光电转换 元件220的内部电容存储的情况下的相关技术像素的若干问题。举例 而言，像素上存储电容器230的添加帮助增加像素电荷容量Q_pix。像 素的电荷容量规定在读出之前可存储于像素中的光产生的信号电荷 的最大量。Q_pix可近似为Q_pix＝C_pix×V_max，其中C_pix是光电转换元件220 的内部电容(下文中指示为C_pd)与像素上存储电容器230的电容(下 文中指示为C_st)之和，且V_max是像素的正常操作下允许的最大电势 改变。对于像素上存储电容器230并不存在的情况下的相关技术像 素，C_pix的量值由C_pd控制。当V_max保持恒定时，像素上存储电容器 230的添加增加C_pix的量值，使得Q_pix增加。增加像素电荷容量可以 解决受到高暴露的成像区域中的限幅问题。

美国专利第7,524,711号公开了一种制造用于在间接X射线传感 器中使用的TFT阵列底板的像素上存储电容器230的方法。图3A至 图6A图示TFT阵列底板300的不同制造阶段下的像素的自顶向下 图。图3B至图6B图示对应于图3A至图6A的像素的截面图。截面 图的切面线A-A’示出于自顶向下图说明中。应注意，图6A和图6B 中所示的传感器像素TFT底板结构300并不构成图1中所示的整个 传感器像素100；其仅仅示出美国专利第7,524,711号中公开的切换 元件210和像素上存储电容器230的制造步骤。

像素TFT底板300的制造方法开始于衬底310之上第一金属层 的沉积。接着使用光刻方法图案化第一金属层以产生栅极线250、用 于TFT210的栅极电极320、像素上存储电容器230的下电极330和 连接每个传感器像素100中的下电极330的接地线340。图3A和图 3B分别图示第一光刻步骤之后的像素TFT底板300的俯视图和截面 图。接下来，第一绝缘层410沉积于衬底、栅极线250、栅极电极320、 下电极330和接地线340上。依序形成半导体层420和掺杂层430(为 了清楚起见，未示出于图4A中)以覆盖衬底310且在绝缘层410上。 接下来，执行光刻以图案化半导体层和掺杂层来界定栅极电极320上 面的岛状物区域。图4A和图4B分别图示所得结构的俯视图和截面 图。之后，第二金属层被沉积以覆盖包括岛状物区域和绝缘层410的 衬底；光刻被执行以图案化第二金属层来形成数据线260、上电极 510、与上电极510连接的第二电极520、与数据线260连接的第三 电极530。因此，还移除岛状物区域的部分来形成间隙。图5A和图 5B分别图示所得结构的俯视图和截面图。上电极510、下电极330 和介于两个电极之间的绝缘层410的部分构成像素上存储电容器 230。栅极电极320、第二电极520、第三电极530、岛状物和介于岛 状物与栅极电极320之间的绝缘层410的部分构成TFT切换元件210。 随后，钝化层620被沉积而覆盖包括第二金属层和岛状物间隙开口的 衬底。为了实现像素上存储电容器230与光电转换元件220之间的连 接，使用另一光刻步骤移除钝化层620的区域。这个孔隙区域610使 上电极510的一部分暴露。图6A和图6B分别图示所得结构的俯视 图和截面图。

上文描述的像素上存储电容器230实施以及美国专利第 5,319,206号和美国专利第6,806,472号公开的那些像素上存储电容器 实施要求独立于光电转换元件220对不连接至光电转换元件220的电 极加偏压。施加至每个像素的这些端子的电压通常为由图1中所示的 像素示意图指示的接地参考电势或共同电势。结果，实施例要求额外 布线线路(诸如图3A至图6A所示的接地线340)来连接每个像素 中的下电极330。因为较大布线线路计数可能减少图像传感器的制造 产量，所以通常期望减少每个像素中的布线线路数量。先前描述的像 素上存储电容器230实施例还限制由存储电容器允许的最大面积。参 考图6A，像素上存储电容器230的上电极510与数据线260和TFT 的第三电极530同时沉积。因此，上电极不能跨越超过由其它电极占 据的区域，否则导致电极之间的短路。结果，每个像素中的上电极 510的最大面积限于并非由数据线260和TFT占据的面积。类似陈述 对像素上存储电容器230的下电极和扫描线250同样适用。鉴于绝缘 层410的厚度和建造材料未改变，C_st随着电极面积成比例调整。因 此，当在像素内尽可能大得制作上电极510和下电极330两者的面积 时，C_st最大化。请注意，上电极510或下电极330的面积必需小于 p²，其中p是像素间距。在不必修改其它像素度量(诸如C_pd)下， 这还对最大值Q_pix作出上限。

发明概要

因此，本申请的一个方面是全部或部分解决相关技术中的至少前 述和其它缺点。

本申请的另一个方面是全部或部分提供至少本文描述的优点。

本申请的另一方面是提供改善像素电荷容量的方法和/或设备， 所述改善可以与射线照相传感器阵列的制造并行完成且可以防止或 减少与不同类型的切换装置构造/类型和/或不同光电转换装置构造/ 类型的额外掩膜或工艺步骤关联的额外成本。本申请的另一方面是提 供在无需减少或牺牲像素填充因数下增加像素上存储电容器的方法 和/或构件。本申请的又一方面是提供在不需要额外布线线路的情况 下实现像素上存储电容器的并入；因此，改善制造可靠性和/或产量 的方法和/或设备。本申请的另一方面还是提供将像素上存储电容器 的面积增加到超过像素间距或尺寸的限制的方法和/或设备，这可在 没有相对于像素或传感阵列(即，不具有像素上存储电容器)制造工 序的额外制造步骤下完成。

本发明的另一方面是提供偏压线，其被构造来连接至像素的至少 一侧、至少两侧、至少三侧或至少每侧上的相邻像素。

在一个示例性实施方案中，像素可以包括：扫描线，其在衬底的 第一表面附近；偏压线，其在所述衬底的所述第一表面与光电转换元 件的第一端子之间；切换元件，其在所述衬底的所述第一表面附近且 与所述扫描线的至少一部分对准，其包括第一端子；第二端子；和栅 极电极，其电耦接至所述扫描线，其中基于来自所述扫描线的扫描信 号电耦接所述第一端子和第二端子；光电转换元件，其在所述衬底的 所述第一表面附近，其包括所述第一端子，所述第一端子电耦接至所 述偏压线；和第二端子，所述第二端子电耦接至所述切换元件的所述 第一端子；和信号存储元件，其在所述衬底的所述第一表面附近，其 包括：第一端子，所述第一端子电耦接至所述偏压线；和第二端子， 所述第二端子电耦接至所述切换元件的所述第一端子且与所述光电 转换元件的至少一部分对准；和介电层，所述介电层在所述第一端子 和所述第二端子附近。

在一个实施方案中，一种形成包括间接成像像素阵列的数字射线 照相探测器的方法，所述方法可以包括：为所述间接成像像素阵列提 供衬底；在所述衬底的第一表面附近的第一金属层中形成扫描线、偏 压线和切换元件的控制电极；在所述扫描线、所述切换元件的所述控 制电极和所述偏压线之上形成第一绝缘介电层；在所述控制电极的至 少一部分之上形成岛状物区域，所述岛状物区域包括半导体层；在所 述衬底的所述第一表面附近的第二金属层中形成所述切换元件的第 二端子、连接至所述切换元件的所述第二端子的数据线、所述切换元 件的第一端子和连接至所述切换元件的所述第一端子的光电转换装 置的第二端子，其中基于来自所述扫描线的扫描信号电耦接所述切换 元件的所述第一端子和所述第二端子；在所述切换元件的所述第一端 子、所述数据线和所述切换元件的所述第二端子之上形成第二绝缘介 电层，其中所述光电转换装置的所述第二端子暴露于所述第二绝缘介 电层中；在第三金属层中形成所述光电转换元件的所述第二端子之上 的光电转换层堆叠和所述光电转换层堆叠之上的所述光电转换元件 的第一端子；且将所述光电转换元件的所述第一端子电连接至所述偏 压线，其中通过电连接步骤所述形成扫描线形成所述衬底的所述第一 表面附近的信号存储元件，所述信号存储元件包括第一端子，其电耦 接至所述偏压线；第二端子，其电耦接至所述切换元件的所述第一端 子；和介电层，其在所述信号存储元件的所述第一端子和所述第二端 子附近。

这些对象只借助于说明性实例给出且这样的对象可以是本发明 的一个或多个实施方案的示例。所属领域的技术人员可以想到或了解 通过公开的本发明固有地实现的其它期望的目的和优点。本发明由权 利要求书定义。

附图简述

因为参考连同附图考虑时的示例性实施方案的以下详细描述能 更好地理解实施方案的不同特征，所以可以更充分地理解实施方案的 不同特征。

图1是示出用于在已知成像阵列中利用的传感器像素的示意性 等效电路的图；

图2是示出用于已知一般辐射探测装置的3×3像素成像阵列构造 的图；

图3A至图6A是图示根据传统制造工艺的像素底板的自顶向下 图的图；

图3B至图6B是分别图示根据图3A至图6A中所示的传统制造 工艺的像素底板的截面图的图；

图7是示出用于根据本教导的示例性传感器像素实施方案的示 意性等效电路的图；

图8是示出根据本教导的示例性3×3像素成像阵列实施方案的 图；

图9A至图16A是图示根据本教导的制造工艺的不同制造阶段下 的示例性像素实施方案的自顶向下图的图；

图9B至图16B是图示对应于图9A至图16A的像素的各自截面 图的图；

图17是图示根据本教导的用于切换元件的示例性活性岛状物实 施方案的替代放置的图；

图18A是图示根据本教导的替代示例性像素实施方案的中间结 构的自顶向下图的图；

图18B是图示对应于图18A的像素的截面图的图；

图19A至图24A是图示根据本教导的制造工艺的不同制造阶段 下的另一个示例性像素实施方案的自顶向下图的图；

图19B至图24B是图示对应于图19A至图24A的像素的各自截 面图的图；

图25A至图28A是图示根据本教导的制造工艺的不同制造阶段 下的又一示例性像素实施方案的自顶向下图的图；

图25B至图28B是图示对应于图25A至图28A的像素的各自截 面图的图；

图29A至图36A是图示根据本教导的制造工艺的不同制造阶段 下的又一示例性像素实施方案的自顶向下图的图；

图29B至图36B是图示对应于图29A至图36A的像素的各自截 面图的图；

图37是图示根据本教导的替代示例性像素实施方案的中间结构 的自顶向下图的图；和

图38是图示示出一个示例性偏压线布线方案的呈阵列矩阵方式 的根据图37的3×3不完整像素的平铺的图。

具体实施方式

现在将详细参考本申请的示例性实施方案，其实例图示于附图 中。在任何可行的情况下，将遍及图使用相同参考数字以指称相同或 相似部分。

为了简单和说明的目的，主要通过参考本教导的示例性实施方案 描述本教导的原理。但是，所属领域的一般技术人员将易于认识到相 同原理可等效地适用于所有类型的安全分布式环境且可以实施于所 有类型的安全分布式环境中并且任何这样的变化并不脱离于本申请 的真正精神和范畴。而且，在以下详细描述中，参考图示特定实施方 案的附图。可以在不脱离于本教导的精神和范畴下对这样的示例性实 施方案进行电、机械、逻辑及结构改变。因此，以下详细描述并不视 为限制意义且本发明的范畴由权利要求书和其等效物所定义。

虽然本发明的广泛范畴提出的本发明的数字范围和参数设置是 近似值，但是尽可能精确地报告特定实例中提出的数值。但是，任何 数值固有地包含必然由其各自测试测量中发现的标准差导致的某些 误差。而且，将理解本文公开的所有范围涵盖归入本文中的任何和所 有子范围。例如，“小于10”的范围可以包括最小值-2(包括)与最 大值10(包括)之间的任何和所有子范围，即，具有等于或大于-2 的最小值和等于或小于10(例如，1至5)的最大值的任何和所有子 范围。

如本文所使用的，间距被定义为给定元件的长度或重复的间隔。 例如，本文使用像素间距来描述像素阵列中的每个像素之间的重复距 离。成像元件或像素可以包括至少一个晶体管/切换元件和至少一个 光电二极管/光电转换元件。光电转换元件将来自电磁光谱的至少一 部分的电磁辐射(包括伽马射线至红外线辐射)转换为电荷。填充因 数是对入射光子敏感的像素面积的百分比。同样，可以电耦接个别像 素以形成成像阵列。本文使用的术语重叠被定义为由两个元件覆盖的 共同空间。

参考讨论的制造工艺，所属领域的技术人员将理解包括任何类型 的堆叠的电装置的不同层可以各被沉积以形成图案(例如，由掩膜(例 如，先前形成的特征、光刻、其组合等等的掩膜)界定的图案)、被 沉积为非图案化层(接着被蚀刻(例如，通过掩膜))或其组合。以 不同组合使用这些步骤以形成最终期望的结构。因此，为了讨论的目 的，期望当讨论像素制造时，(所结合的)“以形成”的术语的使用 旨在包括技术中所知的不同沉积/蚀刻/掩蔽技术。

如本文所使用的金属和金属层组合物的实例可以包括(例如) Al、Cr、Cu、Mo、Nd、Ti、W等等、具有这些元素的部分组合物的 金属合金(例如，MoW、AlNd等等)、其堆叠等等。金属层的其它 实例可以包括光学透明导电材料(诸如ITO和IZO)。

图7示出用于根据本教导的示例性传感器像素实施方案的示意 性等效像素电路。如图7中所示，传感器像素700可以包括切换元件 110、光电转换元件120和像素上存储电容器130。在像素操作的光 子收集阶段期间，光电转换元件120基于入射光子的数量产生电荷载 子。电荷载子朝着光电转换元件120的端子扫掠。偏压线170可以为 光电转换元件120提供适当的偏压电势。切换元件110可以置于将光 产生的载子保持于浮动节点140附近的高阻抗状态中。扫描线150可 以用于控制切换元件110的状态。例如，切换元件可以置于在确立扫 描线150时，允许保持于浮动节点140的电荷载子流动至数据线160 上的低阻抗状态中。像素上存储电容器130可以并行耦接至光电转换 元件120，其中存储电容器130的一个端子可以电连接至浮动节点140 且另一个端子可以电连接至偏压线170。

如图7中所示，传感器像素700是方形；但是，根据本教导的实 施方案并非旨在受限制。因此，示例性像素700可以是圆形、矩形等 等且可以可重复的样式形成。

多个传感器像素700可以矩阵样式平铺以形成成像阵列。图8示 出根据本教导的3×3像素成像阵列的示意性等效图。偏压线170可以 在每列中的像素之间共享且连接至传感器偏压电路。请注意，因为通 常在大约相同电压下对传感器像素700中的光电转换元件120加偏 压，所以偏压线170还可以取决于像素布局限制而在每行中的像素之 间共享或在像素之任何组合之间共享。数据线160可以在每列中的像 素之间共享且连接至读出电子器件。扫描线150可以在每行中的像素 之间共享且连接至驱动电路。驱动电路在扫描线150上提供适当的信 号以一次一行地将存储于像素700的浮动节点140上的信号释放至数 据线160。例如，可以从单行按顺序释放存储于像素700的浮动节点 140上的信号。像素上存储电容器130的第二端子可以电连接至浮动 节点140。像素上存储电容器的第一端子可以电连接至偏压线170。 与图2相比较，图8并不要求用于像素上存储电容器130的额外接地 线340布线。

图9A至图16A图示根据本教导的第一示例性实施方案的不同制 造阶段下的代表性像素700的自顶向下图；图9B至图16B图示分别 对应于图9A至图16A的像素700的截面图。截面图的切面线B-B’ 示出于对应的自顶向下图说明中。

应注意，根据本申请的实施方案，讨论的每个层可以分别直接或 间接地形成于先前形成的层上、之上或附近。例如，绝缘层可以包括 多于一个绝缘体且金属层可以包括多于一个金属。此外，其它层(未 示出)可以形成于并未直接讨论的图中所示的层之间，但是在半导体 处理中众所周知。

第一实施方案中讨论的像素700参考作为切换元件110的后通道 蚀刻(BCE)氢化非晶硅(a-Si:H)TFT和作为光电转换元件120的 a-Si:H n-i-p光二极管。但是，光电转换元件120可以是由无机、有机 半导体材料等等制造的MIS光传感器、垂直p-n结光二极管、横向 p-n结光二极管、光导体、光晶体管中的任何一个或组合。类似地， 切换元件110可以是MOS薄膜晶体管、结型场效应晶体管、全空乏 SOI晶体管、部分空乏SOI晶体管、SiOG晶体管、块状MOS晶体 管、双极晶体管等等中的任何一个或组合。

如所属领域的技术人员将认识到的，对于采用光电转换元件120 的间接X射线探测器，X射线转换屏(诸如CsI或Gd₂O₂S:Tb)可以 定位于光传感器附近。同样，对于直接X射线探测器，可以采用X 射线敏感型光传感器(诸如光导体)。X射线敏感型光导体的材料的 实例可以包括非晶硒(a-Se)、CdTe等等。

在图9A和图9B中，扫描线150、偏压线170、栅极电极920和 像素上存储电容器130的第一电极930可以形成于衬底910的第一表 面之上或附近。扫描线150和偏压线170的区域可以形成于相同金属 层中。如果扫描线150和偏压线170的部分形成于相同金属层中，那 么如图9A中所示，扫描线150可以大致上平行于偏压线170的一部 分。当扫描线150和偏压线170不在相同金属层中时，还可以存在这 个平行构造。或者，除了图9A中所示的构造(例如，相同金属层中 的形成)之外，扫描线150可以取而代之大致上横向于形成于不同金 属层中时的偏压线170的一部分。进一步来说，在一些实施方案中， 偏压线170还可以具有平行且横向于扫描线的部分。此外，偏压线 170的部分和第一电极930可以在衬底910的第一表面与光电转换元 件120的第一端子(未在图9A和图9B中示出)之间。

在图10A和图10B中，栅极绝缘层1010(例如，TFT)示出为 形成于包括扫描线150、偏压线170、栅极电极920、像素上存储电 容器的第一电极930的衬底910的整个表面之上或附近(例如，以覆 盖扫描线150、偏压线170、栅极电极920、像素上存储电容器的第 一电极930和衬底910的任何暴露的表面)。栅极绝缘层1010可以 是技术中所知的单个或堆叠的非化学计量氮化硅(a-SiN_x:H)或其它 类型的绝缘层(例如，氧化物等等)。TFT活性层(例如，活性岛状 物1020)和掺杂接触层(例如，掺杂接触层岛状物1030)可以(例 如)通过本征和掺杂a-Si:H的等离子增强化学沉积(PECVD)在栅 极绝缘层1010的形成之后形成于衬底910的整个表面之上或附近。 可以通过图案化活性层形成TFT活性岛状物1020且通过图案化掺杂 接触层(例如，通过干法蚀刻的图案化等等)形成掺杂接触层岛状物 1030。在图10A中，为了清楚起见，省略掺杂接触层岛状物1030。

可以不同地执行这些层的沉积和图案化。例如，可以通过在图案 化以形成活性岛状物之前连续地形成层来形成图10B中所示的栅极 绝缘体1010、活性岛状物1020和掺杂接触层岛状物1030。或者，活 性岛状物1020和掺杂接触层岛状物1030的形成可以在图案化栅极绝 缘层1010之后(未示出)。或者，随着连续形成栅极绝缘层1010、 活性层和掺杂接触层，可以在活性岛状物的形成之后执行栅极绝缘层 1010的图案化。

如图10A中所见，作为切换元件110的a-Si:H TFT(未完整示出) 可以形成于衬底910的表面之上，其中a-Si:H TFT的活性区域在栅极 电极920之上或附近。或者，在一些实施方案中，a-Si:H TFT的活性 区域还可以在扫描线150之上或附近且与扫描线150对准。一个示例 性替代构造示出于图17中。如图17中所示的扫描线150的部分可以 在活性层(例如，活性岛状物1020)与衬底910的表面之间且被认 作TFT栅极电极920。由于扫描线150和作为切换元件110的TFT 的第二和第三端子(未示出)的宽度，所以图17中所示的像素700 的重叠公差从传统TFT阵列底板300减少。例如，因为扫描线向左 或向右移位(图17中)并不影响与活性层的栅极电极对准，所以可 以减少至少一个方向上(例如，平行于扫描线)的公差。或者，作为 切换元件110的a-Si:H TFT(未示出)所覆盖的扫描线150的部分可 以被调整大小以实现所期望的通道长度。

图11A和图11B图示切换元件110的两个端子的示例性形成。 如图11A和图11B中所示，端子1120可以连接至光电转换元件120 (未示出)，且端子1110可以连接至数据线160。可以移除两个TFT 端子之间的掺杂接触岛状物1030的区域且还可以移除活性岛状物 1020的部分。数据线160还可以形成于这个金属层(例如，第二金 属层)中且在图11A中示出为大致上垂直于扫描线150。或者，数据 线160可以形成于顶部金属层(未示出)中，而非如所示的TFT端 子金属层中。像素上存储电容器的第二电极1130还可以形成于这个 层中。如图7中所示，因为电连接TFT的第三电极1120、像素上存 储电容器的第二电极1130和光二极管的浮动节点电极1810(未示出) 而形成浮动节点140，所以在一些实施方案中，像素上存储电容器的 第二电极1130可以用作作为光电转换元件120的光二极管的金属电 极。进一步来说，可以同时形成且电连接TFT的第三电极1120和像 素上存储电容器的第二电极1130(例如，如图11A和图11B中所示)。 像素上存储电容器的第一电极930、像素上存储电容器的第二电极 1130和介于两个电极之间的栅极绝缘层1010可以形成像素上存储电 容器130，其中一个端子连接至偏压线170，而另一个端子连接至传 感器像素700的光电转换元件120(未示出)。栅极电极920、TFT 的第二电极1110、TFT的第三电极1120和活性岛状物可以形成作为 传感器像素700的切换元件110的a-Si:H TFT。此处应注意，可以通 过改变像素上存储电容器130的电极(例如，930、1130)的面积、 栅极绝缘层1010的厚度、形成栅极绝缘层1010的特定层、栅极绝缘 层1010的材料属性的任何组合来实现期望的C_st。

图12A和图12B图示TFT钝化层的示例性形成(例如，在如图 所示的先前形成的特征的整个表面上)。钝化层1210可被图案化以 使像素上存储电容器的第二电极1130的一部分暴露。对于像素上存 储电容器的第二电极1130还用作光传感器/光电转换元件120的电极 的情况，浮动节点通孔窗1220可以视情况被制作得较大，大约与像 素上存储电容器的第二电极1130相同大小。这样的例示性实施方案 示出于图12A和图12B中。在像素上存储电容器的第二电极1130并 不用作光电转换元件120的电极的情况下，浮动节点通孔窗1220可 以视情况在不影响像素上存储电容器的第二电极1130与作为光电转 换元件120的光二极管的电极之间的连接性的情况下被制作得较小 (例如，＜像素上存储电容器的第二电极1130的1/2大小、＜第二电 极1130的1/4大小、尽可能小)。图18A和图18B分别图示可以电 连接至像素上存储电容器的第二电极1130的光二极管浮动节点电极 的形成之后的示例性结构的俯视图和截面图。如图18A和图18B中 所示，浮动节点通孔窗1220被制作得较小。

图13A和图13B图示a-Si:H n-i-p光二极管堆叠1310的示例性 形成。光二极管堆叠可以包括n型掺杂a-Si:H层1320(下文中称作n 层)、较厚本征a-Si:H层1330(下文中称作i层)和p型掺杂a-Si:H 层1340(下文中称作p层)。可以按顺序(例如，以连续的方式) 沉积三层，之后用干法蚀刻工艺来界定光二极管堆叠1310区域。此 处应注意，还可以按相反顺序形成光二极管堆叠1310，其中通常以 连续的方式形成p层1340，接着形成i层1330，然后形成n层1320。 接着所得结构将称作p-i-n光二极管。这样的差异在技术中众所周知 且两个构造经常表示为PIN光二极管。如图13A和图13B中所示， 光二极管堆叠1310区域可以大约与像素上存储电容器1130的第二电 极同延。

图14A和图14B图示光二极管偏压电极1410的示例性形成。在 大部分入射光子首先撞击光二极管偏压电极的情况下，通常使用透明 导电氧化物(TCO)(诸如ITO)将电极制作得光学透明(例如，部 分透明)。此处应注意，还可以不同顺序完成光二极管堆叠1310和 光二极管偏压电极1410的形成。在这样的情况下，按顺序沉积光二 极管堆叠1310和光二极管偏压电极1410的层；但是，在光二极管堆 叠1310的图案化之前图案化光二极管偏压电极1410。这样的示例性 顺序都将产生图14A和图14B中所示的结构。

图15A和图15B作为光电转换元件120的光二极管钝化层的示 例性形成。这样的钝化层1510可以形成于像素700的先前形成特征 的表面之上。还如图15A和图15B中所示，可以形成偏压线通孔窗 1520(例如，干法蚀刻等等)。应注意，如果数据线160在光二极管 钝化层之后形成的金属层中布线(未示出)，那么额外通孔窗(未示 出)可以被蚀刻以将TFT的第二电极1110连接至数据线160。

图16A和图16B图示填充包括偏压线通孔窗1520的先前通孔开 口的另一个金属层(例如，第三金属层)的示例性形成。该金属层可 以被图案化以形成偏压线170的一部分。应注意，被形成来连接图 9A中所示的像素上存储电容器的第一电极930的偏压线170部分可 以电连接至如图16A和图16B中图示般形成于传感器偏压电路(例 如，如图8中所示)外部或通过单个或多个布线通孔形成于传感器阵 列的邻近周边的偏压线170部分。单个或多个金属层可存在于偏压线 170部分的连接通孔之间。

像素700处理可以继续进行额外沉积和蚀刻，例如，技术中众所 周知的钝化、平面化、抗反射涂层、形成周边连接等等。应注意，可 以在上文讨论的工艺期间或像素的形成之后形成周边连接。此外，同 样由所属领域的一般技术人员理解的是，无机或有机介电质的额外层 可以被沉积和图案化以用来封装且改善形成的成像阵列的光学性能。 为了成像阵列垫接合的目的，可以沉积和图案化额外的导体层。

如传感器像素700的示例性实施方案中所描述，通过像素上存储 电容器130的添加增加像素电荷容量。可以与BCE a-Si:H TFT工艺 或BCP a-Si:H TFT工艺并行形成像素上存储电容器130；因此，在制 造像素700的传感器阵列时，无需要求任何额外处理步骤。因此，这 样的示例性实施方案可以提供在无需与额外掩膜或光刻步骤关联的 额外成本下增加像素电荷容量的方法和/或可以确保额外处理步骤不 会引起损失或产量减少。还应注意，因为像素上存储电容器130可以 置于作为光电转换元件120的光二极管下面，所以像素的填充因数不 受影响。此外，本教导可以降低或去除对用于像素上存储电容器130 的额外接地布线线路的需求。如图16A和图16B的第一像素实施方 案中所示，偏压线170可以视情况在多个金属层中布线，两者可以改 善制造可靠性或产量。

第二示例性实施方案描述传感器像素700的替代例(例如，制造 工艺)。这些描述连同说明一起强调制造工艺的若干差异，所述差异 的一些已在第一实施方案中描述。工艺的这些差异示出本教导并不仅 仅适用于一个特定制造工艺(例如，实施方案)，而是许多制造工艺 (例如，若干实施方案)，所有制造工艺获益于本申请的方面。

参考图9A至图16B描述的第一实施方案包括像素上存储电容器 130与作为切换元件110的BCE a-Si:H TFT并行的制造。在这个第二 实施方案中，像素上存储电容器130可以与作为切换元件110的后通 道钝化(BCP)a-Si:H TFT并行制造。在这个第二实施方案中，可以 形成额外金属层以用作光二极管浮动节点电极1810。至少这区别于 像素上存储电容器的第二电极1130可以操作为光二极管的浮动节点 电极1810的情况下的第一实施方案中描述的制造工艺。进一步来说， 参考图18A和图18B描述这样的差异，其中传感器像素700使用BCE a-Si:H来作为切换元件110。此外，第一示例性实施方案描述a-Si:H n-i-p光二极管堆叠1310和光二极管偏压电极1410的两个不同制造 工艺顺序。在这个第二示例性实施方案中，在俯视图和截面图说明的 帮助下描述替代的a-Si:H n-i-p光二极管制造工艺顺序。

图19A至图24A图示根据本教导的不同制造阶段下的代表性像 素700的第二示例性实施方案的自顶向下图；图19B至图24B图示 分别对应于图19A至24A的像素700的截面图。截面图的切面线B-B’ 示出于对应的自顶向下图说明中。

在图19A和图19B中，扫描线150、偏压线170、栅极电极920 和像素上存储电容器130的第一电极930可形成于衬底910的第一表 面之上或附近。栅极绝缘层1010、活性层1020’和后通道钝化层1910 可以形成于包括扫描线150、偏压线170、栅极电极920和像素上存 储电容器130的第一电极930的衬底910的整个表面之上或附近(例 如，以覆盖扫描线150、偏压线170、栅极电极920、像素上存储电 容器130的第一电极930和衬底910的任何暴露的表面)。后通道钝 化层1910可以是技术中所知的单个或堆叠的非化学计量氮化硅(a- SiN_x:H)或其它类型的绝缘层(例如，氧化物等等)。当蚀刻掺杂的 a-Si:H接触层岛状物1030(未示出)时，后道通钝化层1910还可以 用作阻挡层。通常可以通过PECVD连续地按顺序完成这些三个层的 沉积。后通道钝化层1910可以被图案化，使得部分材料保留于作为 切换元件110的a-Si:H TFT的通道区域附近(例如，与图19A和图 19B中所示的TFT栅极电极920对准)。

图20A和图20B图示切换元件TFT110的两个端子的示例性形 成。n型掺杂a-Si:H层和金属层可以形成于衬底910的整个表面之上 或附近而覆盖先前形成特征的部分。金属层和n型掺杂a-Si:H层可以 被图案化以形成切换元件110的电极；一个端子1110可以连接至数 据线160且另一个端子1120可以连接至像素上存储电容器的第二电 极1130。TFT电极1110、1120、数据线160和像素上存储电容器的 第二电极1130可以同时形成且如图20A和图20B所示般电连接。像 素上存储电容器930的第一电极、像素上存储电容器的第二电极1130 和介于两个电极930、1130之间的层(例如，包括栅极绝缘层1010、 a-Si:H活性层1020、n型掺杂a-Si:H层1130)的部分可以形成像素 上存储电容器130。像素上存储电容器130的一个端子可以连接至偏 压线170，而另一个端子可以连接至传感器像素700的光电转换元件 120(未示出)。图20B中所示的像素上存储电容器130包含夹于电 极之间的不同材料的多个层。如图20B中所示，栅极电极920、TFT 的第二电极1110、TFT的第三电极1120和附近的其它层材料(包括 栅极绝缘层1010、a-Si:H活性层1020、n型掺杂a-Si:H层1130)形 成传感器像素700的a-Si:H TFT切换元件110。

图21A和图21B图示钝化层1210的例示性形成(例如，如所示 的先前形成特征的整个表面之上)。钝化层1210可以被图案化以使 像素上存储电容器的第二电极1130的一部分暴露。因为像素上存储 电容器的第二电极1130并非直接用作光电转换元件120的电极，所 以浮动节点通孔窗1220可以被制作得较小，但更适宜不影响像素上 存储电容器的第二电极1130与光二极管的浮动节点电极1810(未示 出)之间的连接性。

图22A和图22B图示光二极管的浮动节点电极1810的示例性形 成。金属层可以形成于衬底910的整个表面之上或附近(例如，覆盖 先前形成特征的部分)。接着，金属层可以被图案化成大约与像素上 存储电容器的第二电极1130(例如，光二极管堆叠1310(未示出)) 相同的面积。像素上存储电容器的第二电极1130可以连接至光二极 管通孔窗1220的浮动节点1810。如图22B中所示，可以电连接两个 电极和TFT的第三电极1120而形成浮动节点140。

图23A和图23B图示光二极管偏压电极1410的示例性形成。与 第一实施方案中描述的工艺不同，n层、i层、p层和偏压电极1410 层可以连续形成于衬底910的整个表面之上或附近(例如，覆盖先前 形成特征的部分)。偏压电极1410层可以被制作得稍微光学透明且 可以被图案化以形成作为光电转换元件120的光二极管的偏压电极。

图24A和图24B图示利用光二极管堆叠1310的图案化和钝化的 光二极管的示例性形成(例如，完成)。图24A和图24B还示出通 过通孔窗1520电连接至光二极管的偏压电极1410时，跨越像素的偏 压线170示例性布线。

在第一和第二示例性实施方案中，示例性偏压线的部分可以在两 个金属层(例如，与作为如图9A、图9B、图19A、图19B中所示的 栅极电极920的TFT同时制造的一个底部金属层和示出为通过如图 16A、图16B、图24A、图24B中所示的通孔窗电连接光二极管偏压 电极1410的另一上金属层)中布线。这例示性的两个偏压线170部 分可以电连接于如图8中所示的传感器偏压电路外部或通过单个或 多个布线通孔电连接于传感器阵列的邻近周边。

上文描述的偏压线连接构造的替代例电连接顶部光二极管偏压 电极1410与光二极管堆叠1310之前在每个传感器像素700中个别形 成的偏压线170的部分。因为像素上存储电容器的第一电极930可以 与偏压线170的部分同时形成且电连接至偏压线170的部分(如图 9A和图9B中所示)，所以可以通过经由顶部金属层(诸如图16A 和图16B中所示的用于对偏压线170的另一部分布线的顶部金属层) 电连接光二极管偏压电极1410与像素上存储电容器的第一电极930 来完成每个传感器像素700中发生的布线至偏压线170的光二极管偏 压电极1410。

图25A至图28A图示根据本教导的不同制造阶段下的代表性像 素2500的第三示例性实施方案的自顶向下图；图25B至图28B图示 分别对应于图25A至图28A的像素2500的截面图。截面图的切面线 C-C’示出于对应的自顶向下图说明中。像素2500可以用于图7至图 8中所示的示例性示意性电路和示例性成像阵列。

图25A和图25B中呈现的示例性结构分别对应于图11A和图11B 中所示的工艺。如图25A和图25B中所示，像素上存储电容器的第 二电极1130可以与a-Si:H TFT的第三电极1120同时形成。此处应注 意，与第一示例性实施方案中的图11A相比较，可以移除电极1120 的一部分；且这个区域(例如，移除部分)可以稍后用于在每个像素 中个别执行偏压电极至偏压线布线。

图26A和图26B图示钝化层1210的示例性形成(例如，在如图 所示的先前形成特征的整个表面上)。可以移除钝化层1210的一部 分以使第二电极1130的一部分暴露。孔隙开口可以用于将像素上存 储电容器的第二电极1130连接至作为光电转换元件120的光二极管 (未示出)。图26A和图26B中添加所示的结构可以对应于结合图 示图12A和图12B的第一实施方案中描述的所得结构。图27A和图 27B图示光二极管堆叠1310和光二极管偏压电极1410的示例性形 成。光二极管偏压电极1410可以形成于图案化光二极管堆叠1310之 前或之后。图27A和图27B中添加所示的结构可以对应于图13A至 图14A和图13B至图14B所示的第一实施方案中描述的所得结构。

光二极管钝化层1510可以形成于像素2500的先前形成特征的表 面之上。这个钝化层1510可以被图案化以在像素2500上形成两个通 孔窗，一个使光二极管偏压电极1410的部分暴露且另一个使像素上 存储电容器的第一电极930的一部分暴露。可以形成金属层来覆盖先 前形成的通孔窗。在图案化金属层以形成连接金属2810之后，每个 像素中的光二极管偏压电极经由如图28A和图28B所示的连接金属 2810电连接至对应的偏压线170。

如图16A中所示的覆盖透明偏压电极1410的偏压线170的部分 可阻碍入射光子能力到达光二极管堆叠(例如，光电转换装置120)。 图28A和图28B中所示的实施方案只使用顶部金属(例如，连接金 属2810)的一小部分来用于至偏压线170的偏压电极1410连接且因 此可以增加像素填充因数。因此，由于在相同量的光子通量下，更多 光子可以到达光电转换元件120，所以可以导致更有效的像素2500。

如图25B中所示，额外移除部分在相邻于切换元件110但并非 切换元件110的部分的电极930的边缘，但是，根据本教导的实施方 案并非旨在受如此限制。例如，额外移除部分可以位于电极930的中 心或内部部分或沿着电极930的外周围(例如，与扫描线相对的侧) 处以减少要形成的边缘数量。所得连接金属2810的这样的位置更适 宜不影响像素2500的填充因数(例如，偏压电极1410之上的连接金 属2810区域)。

如传感器像素2500的示例性实施方案中所描述的，可以通过像 素上存储电容器130的添加增加像素电荷容量。如第三像素实施方案 中所示，还可以在无需制造像素/传感器阵列时所需的任何额外处理 步骤的情况下增加由像素的额外像素上存储电容器130和/或FF提供 的电荷容量的增加。增加的FF可以改善探测器的效率和/或增加所得 信噪比(SNR)。

上文描述的示例性实施方案可将可用于像素上存储电容器的电 极的所选或最大面积限于不大于p²，其中p是像素700(例如，方形 像素)的间距。因为对于电容器的平行电极构造，电容可以通过ε_oε_rA/t 估计，其中ε_o是自由空间的介电常数，ε_r是夹于电极之间的介电材料 的相对介电常数，t是夹入介电材料的厚度且A是电极的面积，所以 可以理解此限制。对于给定工艺，ε_r和t并不容易改变；因此，经常 改变A以实现期望的电容。如本文描述的一些示例性实施方案中所 示，当存储电容器的第一电极930与栅极电极920和扫描线150同时 形成时，像素面积p²的一部分由栅极电极920和扫描线150占据且 不可以用作像素上存储电容器电极的面积的部分(例如，在不使用额 外处理步骤和/或额外处理材料/层的情况下)。如本文描述的一些示 例性实施方案中所示，当像素上存储电容器的第二电极1130与切换 元件110的其它电极和数据线160同时形成时，像素层内的可用面积 被限于小于像素面积p²。在上文描述的一些示例性像素实施方案中， 在无导致额外工艺步骤和难题的额外层的情况下像素上存储电容器 130的电极面积A不可以大于p²。

代表性像素的第四示例性实施方案可以提供根据本教导的用于 制作高电荷容量像素构造的又一高电荷容量像素构造/方法。根据第 四示例性实施方案的像素构造与其它变体一起可以有效地使像素上 电荷存储元件(例如，电容器)的电极面积A增加至超过像素尺寸或 像素面积p²。同时，根据本教导的代表性像素/方法的第四示例性实 施方案并不需要已知会影响制造成本和产量的额外处理步骤。伴随像 素填充因数的可能增加的额外处理步骤的缺少(例如，相对于不具有 像素上电荷存储元件的像素)可导致提供高电荷容量和/或高效率的 像素实施方案。

图29A至图36A图示根据本教导的不同制造阶段下的代表性像 素2900的第四示例性实施方案的自顶向下图；图29B至图36B图示 对应于图29A至图36A的像素2900的截面图。截面图的切面线D-D’ 示出于自顶向下图示中。应注意，根据本教导，讨论的每个层可以分 别直接或间接形成于先前形成的层上、之上或附近。例如，绝缘层可 以包括多于一个绝缘体且金属层可以包括多于一个金属。此外，其它 层(未示出)可以形成于图中所示的并未直接讨论但是在半导体处理 中众所周知的层之间。像素2900可以用于图7至图8中所示的示例 性示意性电路和示例性成像阵列。

代表性像素的第四示例性实施方案中描述的像素2900又可使用 作为切换元件110的BCE a-Si:H TFT和作为光电转换元件120的 a-Si:H n-i-p光二极管。但是，光电转换元件120可以是光电光传感器 或X射线敏感型光传感器中的任何一个或组合。因此，对于使用采 用光电转换元件120的间接X射线探测器的示例性数字射线照相成 像系统，X射线转换屏可以定位于光传感器附近且对于直接X射线 探测器，可以使用X射线敏感型光传感器(诸如光导体)。

在图29A和图29B中，扫描线150、偏压线170、栅极电极920 和像素上存储电容器130的第一电极930可以形成于衬底910的第一 表面之上或附近。扫描线150和偏压线170的区域可以形成于相同金 属层中。当扫描线150和偏压线170的部分形成于相同金属层中时， 那么如图29A中所示，扫描线150可以大致上平行于偏压线170的 一部分。进一步来说，当扫描线150和偏压线170不在相同金属层中 时，还可以存在平行构造。或者，除了图29A中所示的构造(例如， 相同金属层中的形成)之外，扫描线150可以取而代之大致上横向于 形成于不同金属层中时的偏压线170的一部分。在一些实施方案中，， 偏压线170还可以具有如图29A中所描述般既平行且横向的部分。 此外，偏压线170的(若干)部分和第一电极930可以在衬底910的 第一表面与光电转换元件120的第一端子(未示出于图29A和图29B 中)之间。

如图30A和图30B中所示，TFT的栅极绝缘层1010可以形成于 包括扫描线150、偏压线170、栅极电极920和像素上存储电容器的 第一电极930的衬底910的整个表面之上或附近(例如，以覆盖扫描 线150、偏压线170、栅极电极920、像素上存储电容器的第一电极 930和衬底910的任何暴露的表面)。栅极绝缘层1010可以是技术 中所知的单个或堆叠的非化学计量氮化硅(a-SiN_x:H)或其它类型的 绝缘层(例如，氧化物等等)。TFT活性层和掺杂接触层可以在栅极 绝缘层1010的形成之后形成于衬底910的整个表面之上或附近(例 如，本征和掺杂a-Si:H的PECVD)。可以通过图案化活性层形成TFT 活性岛状物1020且通过图案化掺杂接触层(例如，通过干法蚀刻的 图案化等等)形成掺杂接触层岛状物1030。在图30A中，为了清楚 起见，省略掺杂接触层岛状物1030。

可以不同地执行这些层的沉积和图案化。例如，可以在图案化之 前连续地形成图30B中所示的栅极绝缘体1010、活性层岛状物1020 和掺杂接触层岛状物1030以形成活性岛状物。

如图30A中所见，作为切换元件110的a-Si:H TFT(未完整示出) 可以形成于衬底910的表面之上，其中a-Si:H TFT的活性区域在栅极 电极920之上或附近。或者，在一些实施方案中，a-Si:H TFT的活性 区域还可以在扫描线150之上或附近且与扫描线150对准。根据本文 描述的实施方案，切换元件110的额外替代构造是可行的。例如，如 图17中所示的扫描线150的部分可以在活性岛状物1020与衬底910 的表面之间且可以被认作TFT栅极电极920。

图31A和图31B图示切换元件TFT110的两个端子的示例性形 成。如图31A和图31B中所示，端子1120可以连接至光电转换元件 120(未示出)，且端子1110可以连接至数据线160(未示出)。可 以移除两个TFT端子之间的掺杂接触层岛状物1030的区域且还可以 移除活性岛状物1020的部分。此处应注意，示例性先前实施方案的 图示示出数据线160可以与TFT的电极一起形成于这个层(例如， 金属层)中。如图31A和图31B中所示，数据线160特意示出为在 光二极管堆叠1310(未示出)的形成之后形成于顶部金属层中以证 实许多替代像素构造存在且可以根据本教导来实施。像素上存储电容 器的第二电极1110还可以形成于这个层中。进一步来说，TFT的第 三电极1120和像素上存储电容器的第二电极1130可以同时形成且如 图31A和图31B中所示般电连接。栅极电极920、TFT的第二电极 1110、TFT的第三电极1120和活性岛状物可以形成作为传感器像素 2900的切换元件110的a-Si:H TFT。应注意，如图31A和图31B中 所示，可以移除像素上存储电容器的第二电极1130的区域。这个孔 隙开口可以提供电连接(例如，用于通孔的空间)以电连接额外金属 区域来有效地增大A。通过作为光电转换元件120的a-Si:H n-i-p光 二极管的电极的形成，这个示例性区域的操作将显而易见。本申请的 实施方案可以使用其它连接(诸如，但不限于像素外部的连接、通孔、 电极的占用面积或像素的占据面积内的电极的边缘或拐角处的直接 连接(例如，以降低边缘和/或绝缘层要求))来电连接额外的金属 区域。进一步来说，可以建立多于一个连接以增加可靠性或更改电耦 接的特性(例如，降低电阻)。

图32A和图32B图示(例如，TFT)钝化层1210的示例性形成 (例如，在如图所示的先前形成的特征的整个表面之上)。钝化层 1210可被图案化以使像素上存储电容器的第一电极930的一部分暴 露。重要的是，应注意，不使第二像素上存储电容器电极1130或TFT 的电极(例如，1110和1120)的区域暴露。图32A和图32B示出可 以通过移除栅极绝缘层和TFT钝化层的部分形成示例性通孔窗。该 通孔窗可以像偏压线通孔窗1520般操作以将光二极管偏压电极1410 (未示出)电连接至偏压线170。

图33A和图33B图示光二极管偏压电极1410的示例性形成。金 属层可以形成于先前形成特征的整个表面之上(例如，覆盖第二像素 上存储电容器电极1130和/或偏压线通孔窗1502)。如图33B中所 示，图案化金属层1410可以电连接至像素上存储电容器的第一电极 930。结果，图案化金属层1410还可以用作像素上存储电容器130的 电极。因为像素上存储电容器的第一电极930可以电连接至偏压线 170且图案化金属层1410可以电连接至像素上存储电容器的第一电 极930，所以图案化金属层1410可以有效地用作光二极管偏压电极 1410。此处值得注意的是，与先前示例性实施方案相比较，可以在光 二极管堆叠1310的形成之前执行图33A和图33B中的光二极管偏压 电极1410形成。同样，在一个实施方案中，偏压线通孔窗可以被制 作得较小以允许像素上存储电容器的第二电极1130的更多面积(且 因此更高C_st)。因此，如图33A和图33B中所示，光二极管偏压电 极可以被制作得大约与光二极管堆叠1310(未示出)相同大小。

所属领域的技术人员易于认识到，像素上存储电容器的第一电极 930、像素上存储电容器的第二电极1130、光二极管偏压电极1410 和介于其间的介电层(例如，栅极绝缘层1010与钝化层1210)可以 形成像素上存储电容器130。参考图7中所示的像素的等效示意图， 偏压线电连接至像素上存储电容器的第一电极930和光二极管的偏 压电极；像素上存储电容器的第二电极1130、TFT的第三电极1120、 光二极管的浮动节点电极1810(未示出于图33A和图33B中)和关 联的连接金属被电连接且构成浮动节点140。此处应注意，可以通过 改变像素上存储电容器130的电极(930、1130、1410)的面积、电 极之间的介电层(1010、1210)的厚度和材料组成的任何组合实现期 望的C_st。例如，当光二极管偏压电极1410被制作得大约与像素上存 储电容器的第一电极930相同大小时，电极的面积大约加倍。在电连 接至偏压线的两个电极(930、1130)被制作得足够大且接近于面积 p²的情况下，由像素上存储电容器130获得的有效电极面积A加倍， 接近于2×p²。因此，C_st可使用第一像素上存储电容器电极930的相 同大小从本文描述的先前示例性实施方案加倍。对于图33A和图33B 中所示的构造(例如，方形像素)，A大于p²或A大于1.5p²，这无 法在无制造工艺改变的情况下利用先前示例性实施方案中描述的结 构来实现。

迄今为止描述的偏压线170布线的示例性布线以如图29A、图 29B中所示的第一金属形成完成。但是，可以根据本申请的实施方案 完成替代布线。例如，可以在替代金属层(诸如图37中所示的自顶 向下图中所示的偏压电极层)中实现替代偏压线170布线方案。可以 在像素2900内以此金属在任意方向上完成偏压线布线170。如图37 中所示，偏压线可以在大致上垂直于且横向于扫描线150的方向上布 线。可添加至或替换以第一金属形成执行的偏压线170布线(参见图 29A)的偏压线170布线的这个部分可以改善偏压线连接的制造可靠 性。为了更好地图示这个连接性的一个示例性实施方案，图37中所 示结构的3×3平铺示出于图38中。即使光二极管偏压电极1410之间 的一个连接桥接物出故障(例如，在中心像素处)，还存在连接至中 心像素的相同偏压电极1410的三个其它桥接物。进一步来说，还可 以在无额外处理步骤(例如，相对于不具有像素上电荷存储元件的像 素)的情况下实施图37和图38中所示的示例性实施方案。

图34A和图34B图示a-Si:H n-i-p光二极管堆叠1310和示例性 浮动节点电极1810的示例性形成。光二极管堆叠可以包括n层1320、 较厚的i层1330和p层1340。可以按顺序沉积这三层，之后采用干 法蚀刻工艺来界定光二极管堆叠1310区域。还可以按相反顺序形成 光二极管堆叠1310的层以形成p-i-n光二极管。接着，浮动节点电极 1810可以形成为大约对准至光二极管堆叠1310。还可以按不同顺序 完成光二极管堆叠1310和浮动节点电极1810的形成。例如，可以按 顺序沉积光二极管堆叠1310和光二极管浮动节点电极1810的层；但 是，在光二极管堆叠1310的图案化之前图案化光二极管浮动节点电 极1810层。这两个顺序都可产生图34A和图34B中所示的相同结构。

此处还值得注意的是，相对于先前实施方案，浮动节点电极1810 形成于光二极管堆叠1310的顶部上，而非底部上。在像素2900的操 作期间，浮动节点电极1810比光二极管偏压电极1410相对更接近于 大部分入射光子。因此，鉴于在先前实施方案的讨论中，光二极管偏 压电极1410可被制作得光学透明，在这个实施方案中，可以使用透 明导电氧化物(TCO)(诸如ITO)将浮动节点电极1810制作得光 学透明。

图35A和图35B图示光电转换元件120的钝化层1510的示例性 形成。钝化层1510可以形成于像素2900的先前形成特征的表面之上。 如图35A和图35B中所示，可以形成浮动节点通孔窗1220(例如， 干法蚀刻等等)。还如图35A和图35B中所示，可以形成数据线通 孔窗3510(例如，干法蚀刻等等)。进一步来说，可以同时或按顺 序形成浮动节点通孔窗1220和数据线通孔窗3510两者。当在光二极 管钝化层1510之后形成的金属层中实现数据线布线的部分时(诸如 在通孔窗3510可以在切换元件TFT1110的第二电极与数据线160之 间实现电连接的情况下)，可以使用数据线通孔窗3510。

图36A和图36B图示填充包括浮动节点通孔窗1520和数据线通 孔窗3510的先前通孔开口的另一金属层的示例性形成。该金属层可 以被图案化以形成数据线160的一部分。该金属层还可以被图案化以 形成浮动节点连接金属3610来电连接光二极管浮动节点电极1810与 像素上存储电容器的第二电极1130。可以同时或按顺序形成数据线 160的部分和浮动节点连接金属3610。如图36A和图36B中所示， 像素上存储电容器的第二电极1130、TFT的第三电极1120、光二极 管的浮动节点电极1810和浮动节点连接金属3610可以电连接且构成 浮动节点140。

像素2900处理可以继续进行额外沉积和蚀刻，例如技术中众所 周知的钝化、平面化、抗反射涂层、形成周边连接等等。应注意，可 以在上文讨论的工艺期间或在像素的形成之后形成周边连接。此外， 同样由所属领域的普通技术人员可理解的是，无机或有机介电质的额 外层可以被沉积并图案化以用来封装且改善形成的成像阵列的光学 性能。为了成像阵列垫接合的目的，可以沉积并图案化额外的导体层。

根据示例性实施方案，可以通过像素上存储电容器的添加增加像 素电荷容量，其中像素上存储电容器的一个或多个电极的电极面积超 过像素尺寸或像素间距的限制(例如，无来自实施不具有像素上存储 电容器的传感阵列制造的制造步骤的额外制造步骤)。例如，像素上 存储电容器的实施方案可以与TFT工艺(例如，BCE或BCP)并行 形成；因此，在制造传感器阵列时，无需要求任何额外处理步骤。因 此，根据本教导的像素实施方案可以在无需与额外掩膜或光刻步骤关 联的额外成本和/或无额外处理步骤引起的产量损失下增加像素电荷 容量。进一步来说，在示例性像素实施方案中，像素上存储电容器在 光电转换装置(PECD)下面，且可以减少或移除PECD的顶部上的 偏压线布线来维持或增加像素的填充因数。此外，根据本教导的示例 性像素实施方案可以降低或去除对用于像素上存储电容器的额外接 地布线线路的需求，从而可以改善制造可靠性和/或产量。

进一步来说，可以在与像素相对的衬底一侧上或附近形成额外的 材料层、金属层、半导体层、半导体装置和/或电子装置。在一些实 施方案中，衬底可以包括所属领域的技术人员所知的柔性衬底。因此， 例如，像素700可以与柔性衬底一起使用。进一步来说，具有根据本 申请形成于其上的像素和/或成像装置的实施方案的衬底可以被层压 在一起。

应注意，本教导并非旨在范畴上限于附图中所示的实施方案。

虽然已相对于一个或多个实施例图示本发明，但是可以在不脱离 于权利要求书的精神和范畴的情况下对图示的实例进行替代和/或修 改。例如，可以在辐射成像系统中使用不同像素实施方案。实例辐射 成像系统可以包括阵列中的多个不同像素实施方案、驱动电路、读出 电路和荧光屏。还可以包括辐射源。

此外，虽然已关于若干实施例的唯一一个公开本发明的特定特 征，但是这样的特征可以与如对于任何给定或特定功能为期望和有利 的其它实施例的一个或多个其它特征组合。此外，就术语“包括”、 “具有”或其变体在详细描述或权利要求书中使用而言，这样的术语 旨在以类似于术语“包括”的方式具包括性。术语“至少一个”用于 意指可以选择一个或多个所列项目。

进一步来说，在本文的讨论和权利要求书中，关于“一个在另一 个上”的两个材料使用的术语“上”意指材料之间的至少一些接触， 而“之上”意指材料接近，但是可能具有一个或多个额外中介材料， 使得接触是可能的，但是并不作要求。“上”或“之上”都不暗指本 文使用的任何方向性。术语“共形”描述其中下层材料的角由共形材 料保持的涂层材料。术语“大约”指示只要改变不会导致工艺或结构 与所示的实施方案不一致，可以稍微改变所列的值。同样，“示例性” 指示描述用作实例，而非暗指其为理想的。所属领域的技术人员将从 考虑说明书和实践本文公开的本发明中了解本发明的其它实施方案。