一种基于FPGA和FPAA的高速高精度光幕检测装置

摘要

本发明公开了一种基于FPGA和FPAA的高速高精度光幕检测装置，包括光幕发射器和光幕接收器，光幕发射器上设置有红外发射管，光幕接收器上设置有接收光电池。红外发射管和接收光电池为双列交错平面分布；光幕发射器和光幕接收器的系统核心基于FPGA/FPAA两种超大规模数字/模拟集成电路，即利用FPAA的现场可重构特性、FPGA的并行处理特性，使用FPAA对光包络信号预处理，再由FPGA进行物体实时到位检测和边沿检测。上述技术方案使本发明具有数据处理速度高、系统响应速度快、抗干扰能力强、升级方便、可用于各种工业恶劣环境，特别适用于冶金工业棒材厂螺纹钢生产线，可对微小、高速运动物体实现到位检测、尺寸测量。

说明书

技术领域

本发明涉及一种对微小、高速运动物体实现到位检测、尺寸测量的光幕系统， 属于光学计算设备领域。

背景技术

光幕是一种特殊的对射式光电传感器，包含发射器、接收器两部分。发射器 沿长度方向，每隔一定间距驱动一个红外管发出一束红外线，产生了一个载波红 外线阵列，接收器按照相同间距安排相同数量的光电池。工作时首先一个发射器 发出光脉冲而对应的接收器同时来寻找该脉冲，当找到后即完成一个通道的扫 描，接着转向下一个通道，直到所有的扫描都完成。当一个周期扫描完成后，系 统记录哪些通道通光，哪些通道被遮挡，从而实现监测和测量物体外形尺寸的功 能。传统光幕广泛应用于高速公路收费站车辆分类检测计重、电梯门开关控制、 在线零件尺寸检测、包装控制等多种场合。例如在需要不断送取料的冲压设备上， 如果安装接触式安全防护门，则需要操作人员频繁地开关防护门，导致增加操作 人员工作量，降低生产效率。安装光幕后，在操作人员送取料时，只要有身体的 任何一部分遮断光线，就会导致机器进入安全状态而不会给操作人员带来伤害。

在冶金工业棒材厂,对光幕检测器提出了新的、更高的要求。在精轧区域生 产线，方坯经过轧机后，变成单根长200米的螺纹钢，运动速度15m/s，需要将 其切割成四段长度为50米规格的螺纹钢，如果等待其停止后再切割，生产效率 会非常低，因此要对高速运行、上下跳动的螺纹钢进行位置检测，并实时切割成 标准规格。现有普通单光束光电开关无法满足跳动及速度要求，传统光幕也由于 光轴间距过大、检测速度过慢，无法检测高速运动、直径10mm的螺纹钢。

专利申请号为201210548649.8的文献中给出了“可测量车辆的行进方向、 轴数和车辆二维形状的光幕装置”，其通过多组光幕传感器相配合，精确检测车 辆行车方向及轴数、车高、底盘高度、侧面几何轮廓等车辆特征。此方法使用光 幕发射器和接收器的光轴间距为10mm～100mm，检测精度不高，当检测物体小于 15mm时就无法检测。

专利申请号为200810116377.8的文献中给出了“基于光幕式激光器的高精 度位姿检测方法与装置”，以光幕式激光器为检测器件，通过位移平台、旋转平 台的运动来实现高精度检测。此方法使用工控机、步进电机控制工作台，结构复 杂，加工困难。

专利申请号为201210346209.4的文献中给出了“电梯门外红外光幕保护装 置”，该光幕装置以Tiny26L单片机为核心，控制红外发射管、接收管，具备红 外发射管休眠功能。此方法使用单片机为控制核心，检测速度较慢，响应时间需 要100ms以上。

发明内容

针对现有技术中光幕装置存在的上述不足，本发明提供一种基于FPGA和 FPAA的高速高精度光幕检测装置。

本发明的技术方案是：

一种基于FPGA和FPAA的高速高精度光幕检测装置，包括光幕发射器和光幕 接收器，光幕发射器上设置有红外发射管，光幕接收器上设置有接收光电池。所 述红外发射管和接收光电池为双列交错平面分布；所述光幕发射器和光幕接收器 的系统核心基于FPGA/FPAA两种超大规模数字/模拟集成电路：所述光幕发射器 由FPGA功能模块驱动红外发射管实现高速光脉冲发射；所述光幕接收器用于将 光电池收到光信号转换为微弱的电信号，通过运放信号放大，再经过比较器后输 出数字信号至FPGA功能模块，信号调理电路采用FPAA实现模拟电路的现场可重 构，光幕接收器由FPGA功能模块控制扫描式多束红外光的实时接收，实现高速 运动物体的到位检测和边沿检测。

进一步，所述光幕发射器中的FPGA功能模块包括时钟分频模块、串并转换 模块、时钟丢失判决模块、光脉冲初始生成模块、可靠光脉冲输出模块，其中：

时钟分频模块的输入时钟CLK50M来自50M的有源晶振，其时钟输出端 JudgeCLK连到串并转换模块的时钟输入端；

串并转换模块用于对SerCLK信号进行串并转换，其时钟输入端JudgeCLK 来自时钟分频模块，其数据输入端连到FPGA的输入引脚SerCLK，输出8位并行 总线InCLKPara[7..0]；

时钟丢失判决模块的总线输入来自串并转换模块的并行数据输出 InCLKPara[7..0]，其输出控制信号SignCt；

光脉冲初始生成模块用于产生16路红外发射管的导通控制信号，光脉冲初 始生成模块的输入时钟为SerCLK，输入同步脉冲为SerData，光脉冲初始生成模 块的输出信号是16路红外发射管的导通控制信号LightTA[15..0]；

可靠光脉冲输出模块组成的输入信号为分别来自光脉冲初始生成模块和时 钟丢失判决模块的LightTA[15..0]和SignCt，可靠光脉冲输出模块判断SignCt 高低电平，从而输出LightTB[15..0]信号。

进一步，所述光幕接收器中的FPGA功能模块包括钟分频模块、同步脉冲/ 数据生成模块、光信号合成模块、到位检测模块、边沿检测模块、数字通信和 D/A转换驱动信号生成模块，其中：

时钟分频模块的输入时钟CLK50M来自50M的有源晶振，其高速时钟输出端 CLKA分别连到到位检测模块、边沿检测模块、数字通信和D/A转换驱动信号生 成模块的时钟输入端，时钟分频模块的另一个时钟输出端LEDCLK连到同步脉冲/ 数据生成模块的时钟输入端；

同步脉冲/数据生成模块用于产生光幕接收器和光幕发射器之间同步通信的 时钟SerCLK和同步数据SerData，同步脉冲/数据生成模块的输入时钟为LEDCLK、 频率为4.17MHz。

光信号合成模块用于根据来自FPAA的16路光脉冲数字信号Dig[15..0]和 来自同步脉冲/数据生成模块的时钟SerCLK和同步数据SerData，采用时分复用 技术，合成可以表示16路光电池状态的一路信号LightSign输出。

到位检测模块用于根据来自光信号合成模块的光脉冲数字信号LightSign、 来自时钟分频模块的时钟CLKA和来自同步脉冲/数据生成模块的时钟SerCLK和 同步数据SerData，判断运动物体是否出现，输出一个开关量信号SwitchOut；

边沿检测模块用于检测运动物体的前后边沿，其输入信号和到位检测模块的 输入信号相同，输出表示起始、结束位置的数据SPosi[10..0]、EPosi[10..0]；

数字通信和D/A转换驱动信号生成模块用于根据来自边沿检测模块的 SPosi[10..0]或EPosi[10..0]、来自时钟分频模块的时钟CLKA和来自同步脉冲 /数据生成模块的同步数据SerData，输出能够驱动数字通信接口芯片的时钟 ComCLK和数据ComData，输出可以驱动D/A转换芯片的时钟DACLK、数据DAData 和锁存信号DALatch。

进一步，所述到位检测模块包括单束光启停信号生成模块、单束光判决时钟 生成模块、串并转换模块、数据累加模块、计数判断模块，其中：

单束光启停信号生成模块的输入信号为时钟SerCLK和同步数据SerData， 以SerCLK为时钟，SerData为复位信号，进行模4计数，产生计数总线QA[1..0]， 并将SerCLK、QA[1]、QA[0]三个信号通过组合逻辑产生单个光脉冲的启动信号 EPulClr和停止信号EPulLatch；

单束光判决时钟生成模块的输入信号为高速时钟CLKA、时钟SerCLK和同步 数据SerData，输出单个光脉冲的判决时钟JudgeCLK；

串并转换模块用于对LightSign信号中单个光脉冲进行十二位串并转换，其 时钟输入端JudgeCLK来自单束光判决时钟生成模块，数据输入端为光脉冲信号 LightSign，输出十二位并行总线EPulData[11..0]；

数据累加模块的输入信号为来自单束光启停信号生成模块的单个光脉冲启 动信号EPulClr、停止信号EPulLatch以及来自串并转换模块的十二位并行总线 EPulData[11..0]，数据累加模块的输出信号为EPulFlag；

计数判断模块的输入信号为同步数据SerData和来自数据累加模块的 EPulFlag信号，计数判断模块的输出信号为开关量控制信号SwitchOut。

进一步，所述边沿检测模块包括标准时钟生成模块、标准时钟计数模块、光 脉冲计数模块、同步减法模块、单周期延迟模块、状态机判断模块，其中：

标准时钟生成模块的输入信号为时钟SerCLK和同步数据SerData，以SerCLK 为时钟，SerData为复位信号，进行模4计数，产生计数总线QA[1..0]，它的最 高位QA[1]就是标准时钟生成模块的输出信号CalcuCLK；

标准时钟计数模块的输入信号为同步数据SerData和来自标准时钟生成模 块的CalcuCLK，以CalcuCLK为时钟，SerData为复位信号，进行模2048计数， 产生计数总线CalCLKCount[10..0]；

光脉冲计数模块的输入信号为同步数据SerData和光信号LightSign，以 LightSign为时钟，SerData为复位信号，进行模2048计数，产生计数总线 RecDataCount[10..0]；

同步减法模块的输入信号为来自标准时钟生成模块的CalcuCLK、来自标准 时钟计数模块的计数总线CalCLKCount[10..0]、来自光脉冲计数模块的计数总 线RecDataCount[10..0]，当CalcuCLK信号下降沿时，对计数总线进行减法运 算，即SubValA[10..0]=CalCLKCount[10..0]-RecDataCount[10..0]，其中 SubValA[10..0]即为同步减法模块的输出信号；

单周期延迟模块的输入信号为来自标准时钟生成模块的CalcuCLK、来自同 步减法模块的SubValA[10..0]，延迟一个CalcuCLK时钟周期后产生单周期延迟 模块的输出信号SubValB[10..0]；

状态机判断模块的输入信号为来自同步减法模块的SubValA[10..0]和来自 单周期延迟模块SubValB[10..0]，对这两组总线状态进行判断：当 SubValA[10..0]=1时，SPosi[10..0]=CalCLKCount[10..0]，表示物体前部 边沿出现，接着判断物体后部边沿；当SubValA[10..0]=SubValB[10..0]时， EPosi[10..0]=CalCLKCount[10..0]–1；状态机判断模块的输出信号 SPosi[10..0]和EPosi[10..0]就是物体的前后边沿。

本发明的有益效果是：

本发明中，传感元件双列交错平面分布，利用FPAA的现场可重构特性、FPGA 的并行处理特性，使用FPAA对光包络信号预处理，再由FPGA进行物体实时到位 检测和边沿检测。上述技术方案使本发明具有数据处理速度高、系统响应速度快、 抗干扰能力强、升级方便、可用于各种工业恶劣环境，特别适用于冶金工业棒材 厂螺纹钢生产线，可对微小、高速运动物体实现到位检测、尺寸测量。

附图说明

图1是本发明一种基于FPGA和FPAA的高速高精度光幕检测装置的整体工作 示意图；

图2是本发明中传感器的布置示意图；

图3是本发明中传感器的布置PCB实物图；

图4是本发明中光幕发射器中FPGA功能模块的结构示意图；

图5是图1中光幕接收器的系统框图；

图6是图5中FPAA信号调理电路图；

图7是本发明中光幕接收器中FPGA功能模块的结构示意图；

图8是图7中到位检测模块的结构示意图；

图9是图7中边沿检测模块的结构示意图；

图10是物体边沿检测的波形仿真图。

图中：1、红外发射管或接收管；2、接收光电池焊盘。

具体实施方式

下面结合附图对本发明作进一步详细说明。

一种基于FPGA和FPAA的高速高精度光幕检测装置，该装置中FPGA在 Quartus集成开发环境中使用VHDL描述，由时钟分频模块、同步脉冲/数据生成 模块、到位检测模块、边沿检测模块等部分组成，FPAA在AnadigmDesigner2集 成开发环境中设计可变增益运放、比较器等信号调理电路。

本装置的整体工作情况如图1所示，发射器沿长度方向，每隔一定间距驱动 一个红外管发出一束红外线，产生了一个载波红外线阵列，接收器按照相同间距 安排相同数量的光电池。工作时首先一个发射器发出光脉冲而对应的接收器同时 来寻找该脉冲，当找到后即完成一个通道的扫描，接着转向下一个通道，直到所 有的扫描都完成。当一个周期扫描完成后，系统记录哪些通道通光，哪些通道被 遮挡，从而实现监测和测量物体外形尺寸的功能。

本装置的红外发射管和接收光电池不采用传统光幕直线分布形式，而是采用 双列交错平面分布，这样克服了传感器自身体积限制，提高测量精度。红外发射 管或接收管1以及光电池布置（图中标出了接收光电池焊盘2的布置）如图2 所示，这是传感器布置示意图，以16路为例说明，传感器布置PCB实物如图3 所示，中间两列发亮处就是接收光电池的焊盘。

本装置中，光幕发射器核心芯片FPGA的内部功能如图4所示，由时钟分频 模块、串并转换模块、时钟丢失判决模块、光脉冲初始生成模块、可靠光脉冲输 出模块组成。其中：

时钟分频模块的主要功能是输入50M时钟，产生12分频后的时钟4.17MHz。 时钟分频模块的输入时钟CLK50M来自50M的有源晶振，时钟输出端JudgeCLK 连到串并转换模块的时钟输入端。时钟分频模块根据50M晶振上升沿工作，每出 现一次上升沿，四位计数总线加一，加到11后计数总线清零，计数总线最高位 就是所需要的时钟JudgeCLK。

JudgeCLK=CLK50M/12=4.17MHz

串并转换模块主要功能是对SerCLK信号进行串并转换，它的时钟输入端 JudgeCLK来自时钟分频模块，数据输入端连到FPGA的输入引脚SerCLK，输出8 位并行总线InCLKPara[7..0]。串并转换模块根据JudgeCLK上升沿工作，每出 现一次上升沿，将SerCLK送给并行总线InCLKPara[7..0]的最低位，同时使用 for循环将InCLKPara[7..0]字节的8个比特左移一位，实现串并转换功能。

时钟丢失判决模块的总线输入来自串并转换模块的并行数据输出 InCLKPara[7..0]，判断若InCLKPara[7..0]为0或255，则说明光幕发射器和接 收器之间的通信线路故障，输出控制信号SignCt为0，若正常通信，则SignCt 为1。

上述三个模块时钟分频模块、串并转换模块、时钟丢失判决模块的主要作用 是判断光幕发射器和接收器之间的通信线路是否出现故障，若出现故障，要关闭 所有红外发射管，否则会导致电流过大，发射管损坏。

光脉冲初始生成模块作用是产生16路红外发射管的导通控制信号，光脉冲 初始生成模块的输入时钟为SerCLK，频率为4.17MHz，输入同步脉冲为SerData， 该信号在每周期起始出现一个瞬时高电平，这两个信号是由光幕接收器通过通信 电缆传送给发射器，光脉冲初始生成模块的输出信号是16路红外发射管的导通 控制信号LightTA[15..0]。

光脉冲初始生成模块的工作过程描述如下：首先以SerCLK为时钟，SerData 为复位信号，设计停止型模256计数器，产生计数总线CLKCount[7..0]；接下 来判断CLKCount[7..0]的数值，当CLKCount[7..0]=1时，第一路红外发射管 导通，当CLKCount[7..0]=5时，第二路红外发射管导通，CLKCount[7..0]的 判断数值不断加四，以此类推，产生16路红外发射管的导通控制信号 LightTA[15..0]，这样可以使光脉冲之间有一定间隔，接收光电池有足够的时间 充放电。

可靠光脉冲输出模块组成的输入信号为LightTA[15..0]和SignCt，分别来 自光脉冲初始生成模块和时钟丢失判决模块，可靠光脉冲输出模块判断SignCt 高低电平，从而输出LightTB[15..0]信号。

当SignCt为高时，LightTB[15..0]=LightTA[15..0]。

当SignCt为低时，LightTB[15..0]=“0000 0000 0000 0000”。

本装置中，光幕接收器的系统框图如图5所示，以16路接收器为例，为实 现光电转换，要将光电池L1的负极连到+5V电源，正极连到电阻R1，R1的另一 引脚接地。光电池的正极就是由光信号产生的微弱电信号Ana1，另外15路光电 池连接方法完全相同，光电池输出的16路信号Ana1～Ana16，非常微弱，只有几 十毫伏，因此需要用运算放大器将其放大。由于光电池路数过多，尤其到单块板 64路时，使用传统的模拟器件，PCB板无法放置，因此使用超大规模芯片FPAA （现场可编程模拟器件），运放、比较器等信号调理电路均由FPAA实现，FPAA 输出16路光脉冲数字信号Dig[15..0]。由于光信号可能过强或过弱，因此FPAA 会将模拟信号AnaO送给辅助MCU的A/D输入引脚，MCU每隔一定时间判断光信 号强弱，产生不同增益和比较基准电压的程序重新配置FPAA，实现模拟电路现 场可重构功能。FPGA接收16路光脉冲数字信号Dig[15..0]，对物体进行到位检 测和边沿检测，并驱动各种数字、模拟芯片，实现数字信号、模拟信号、开关信 号的输出。

本装置中，FPAA信号调理电路如图6所示，图中设计了一路光信号放大比 较电路，左边元件为可变增益运放，右边元件为基准电压可调的比较器，输出数 字光脉冲信号送给FPGA。

本装置中，光幕接收器FPGA的内部功能如图7所示，由时钟分频模块、同 步脉冲/数据生成模块、光信号合成模块、到位检测模块、边沿检测模块、数字 通信和D/A转换驱动信号生成模块组成。其中：

时钟分频模块的主要功能是输入50M时钟，产生12分频后的时钟4.17MHz。 时钟分频模块的输入时钟CLK50M来自50M的有源晶振，高速时钟输出端CLKA 连到到位检测模块、边沿检测模块、数字通信和D/A转换驱动信号生成模块的时 钟输入端，时钟分频模块的另一个时钟输出端LEDCLK连到同步脉冲/数据生成模 块的时钟输入端。时钟分频模块根据50M晶振上升沿工作，每出现一次上升沿， 四位计数总线加一，加到11后计数总线清零，计数总线最高位就是所需要的时 钟LEDCLK，输出高速时钟CLKA仍为50MHz。

LEDCLK=CLK50M/12=4.17MHz

同步脉冲/数据生成模块作用是产生光幕接收器和发射器之间同步通信的时 钟SerCLK和同步数据SerData，同步脉冲/数据生成模块的输入时钟为LEDCLK， 频率为4.17MHz。

同步脉冲/数据生成模块的工作过程描述如下：首先以LEDCLK为时钟，进行 模270计数，产生计数总线LEDCount[8..0]；接下来判断LEDCount[8..0]的 数值，当LEDCount[8..0]=1时，同步数据SerData为1，其余任何计数状态 SerData均为0，这样保证在每个扫描周期起始出现一个瞬时高电平，输出时钟 SerCLK与输入时钟LEDCLK相同。

光信号合成模块作用是根据来自FPAA的16路光脉冲数字信号Dig[15..0] 和来自同步脉冲/数据生成模块的时钟SerCLK和同步数据SerData，采用时分复 用技术，合成可以表示16路光电池状态的一路信号LightSign输出。

光信号合成模块的工作过程描述如下：首先以SerCLK为时钟，SerData为 复位信号，产生停止型模256计数器，产生计数总线CLKCount[7..0]；接下来 判断CLKCount[7..0]的数值。

当CLKCount[7..0]=1时，LightSign=Dig[0]（第一路光电池信号）；

当CLKCount[7..0]=5时，LightSign=Dig[1]（第二路光电池信号）；

当CLKCount[7..0]=9时，LightSign=Dig[2]（第三路光电池信号）；

CLKCount[7..0]的判断数值不断加四，以此类推，从而合成一路信号 LightSign输出。

到位检测模块作用是根据来自光信号合成模块的光脉冲数字信号 LightSign、来自时钟分频模块的时钟CLKA和来自同步脉冲/数据生成模块的时 钟SerCLK和同步数据SerData，判断运动物体是否出现，输出一个开关量信号 SwitchOut。

边沿检测模块的输入信号和到位检测模块完全相同，它是检测运动物体的前 后边沿，输出表示起始、结束位置的数据SPosi[10..0]、EPosi[10..0]。

数字通信和D/A转换驱动信号生成模块作用是根据来自边沿检测模块的 SPosi[10..0]/EPosi[10..0]、来自时钟分频模块的时钟CLKA和来自同步脉冲/ 数据生成模块的同步数据SerData，输出能够驱动数字通信接口芯片的时钟 ComCLK和数据ComData，ComData循环周期为32比特，包含8比特起始数据、 11比特SPosi[10..0]、11比特EPosi[10..0]和2位备用数据。数字通信和D/A 转换驱动信号生成模块还要输出可以驱动D/A转换芯片的时钟DACLK、数据 DAData和锁存信号DALatch，由于要输出物体前后边沿两个信号，因此采用两片 D/A转换芯片级联方案。

本装置中，光幕接收器FPGA芯片中到位检测模块如图8所示，由单束光启 停信号生成模块、单束光判决时钟生成模块、串并转换模块、数据累加模块、计 数判断模块组成。其中：

单束光启停信号生成模块的输入信号为时钟SerCLK和同步数据SerData， 以SerCLK为时钟，SerData为复位信号，进行模4计数，产生计数总线QA[1..0]， 把SerCLK、QA[1]、QA[0]三个信号通过组合逻辑产生单个光脉冲的启动信号 EPulClr和停止信号EPulLatch。

单束光判决时钟生成模块的输入信号为高速时钟CLKA、时钟SerCLK和同步 数据SerData，输出单个光脉冲的判决时钟JudgeCLK，JudgeCLK信号是光脉冲 频率的十二倍，即在单束光脉冲有效期间JudgeCLK出现十二次上升沿。

串并转换模块主要功能是对LightSign信号中单个光脉冲进行十二位串并 转换，它的时钟输入端JudgeCLK来自单束光判决时钟生成模块，数据输入端为 光脉冲信号LightSign，输出十二位并行总线EPulData[11..0]。串并转换模块 根据JudgeCLK上升沿工作，每出现一次上升沿，将LightSign送给并行总线 EPulData[11..0]的最低位，同时使用for循环将EPulData[11..0]字节的十 二个比特左移一位，实现串并转换功能。

数据累加模块的输入信号为来自单束光启停信号生成模块的单个光脉冲启 动信号EPulClr、停止信号EPulLatch以及来自串并转换模块的十二位并行总线 EPulData[11..0]，数据累加模块的输出信号为EPulFlag。

数据累加模块的工作过程描述如下：当单个光脉冲的启动信号EPulClr为高 电平时，数据累加模块的输出信号为EPulFlag为低电平；当单个光脉冲的停止 信号EPulLatch出现上升沿时，对串并转换模块输出的十二位并行码 EPulData[11..0]逐位累加，并对累加和进行判断，若其大于“9”，则数据累加 模块的输出信号EPulFlag为高电平，否则EPulFlag为低电平。因此，数据累加 模块的基本思想为：当每个光脉冲启动时，EPulFlag为低电平；每个光脉冲结 束时，若这个光脉冲位置处没有物体挡住，则EPulFlag为高电平，否则为低电 平。对于EPulData[11..0]逐位累加、大数判断，是为了防止干扰，信号滤波。

计数判断模块的输入信号为同步数据SerData和来自数据累加模块的 EPulFlag信号，计数判断模块的输出信号为开关量控制信号SwitchOut。

计数判断模块的工作过程描述如下：首先以EPulFlag为时钟，SerData为 复位信号，产生停止型模十七计数器，产生计数总线EPulCount[4..0]；接下来 判断EPulCount[4..0]的数值，若其等于十六，则说明接收光电池收到了十六个 光脉冲，光幕发射器、接收器中间没有物体挡住，计数判断模块输出信号 SwitchOut为高电平，否则为低电平，实现物体到位检测功能。

本装置中，光幕接收器FPGA芯片中边沿检测模块如图9所示，由标准时钟 生成模块、标准时钟计数模块、光脉冲计数模块、同步减法模块、单周期延迟模 块、状态机判断模块组成。其中：

标准时钟生成模块的输入信号为时钟SerCLK和同步数据SerData，以SerCLK 为时钟，SerData为复位信号，进行模4计数，产生计数总线QA[1..0]，它的最 高位QA[1]就是标准时钟生成模块的输出信号CalcuCLK。

标准时钟计数模块的输入信号为同步数据SerData和来自标准时钟生成模 块的CalcuCLK，以CalcuCLK为时钟，SerData为复位信号，进行模2048计数， 产生计数总线CalCLKCount[10..0]。

光脉冲计数模块的输入信号为同步数据SerData和光信号LightSign，以 LightSign为时钟，SerData为复位信号，进行模2048计数，产生计数总线 RecDataCount[10..0]。

同步减法模块的输入信号为来自标准时钟生成模块的CalcuCLK、来自标准 时钟计数模块的计数总线CalCLKCount[10..0]、来自光脉冲计数模块的计数总 线RecDataCount[10..0]，当CalcuCLK信号下降沿时，对计数总线进行减法运 算。

SubValA[10..0]=CalCLKCount[10..0]-RecDataCount[10..0]

其中SubValA[10..0]即为同步减法模块的输出信号。

单周期延迟模块的输入信号为来自标准时钟生成模块的CalcuCLK、来自同 步减法模块的SubValA[10..0]，延迟一个CalcuCLK时钟周期后产生单周期延迟 模块的输出信号SubValB[10..0]。

状态机判断模块的输入信号为来自同步减法模块的SubValA[10..0]和来自 单周期延迟模块SubValB[10..0]，对这两组总线状态进行判断。

当SubValA[10..0]=1时，SPosi[10..0]=CalCLKCount[10..0]；

说明物体前部边沿出现，接着判断物体后部边沿。

当SubValA[10..0]=SubValB[10..0]时，

EPosi[10..0]=CalCLKCount[10..0]-1；

状态机判断模块的输出信号SPosi[10..0]和EPosi[10..0]就是物体的前后 边沿。

图10是物体边沿检测的波形仿真图，图9中所涉及到各个信号在图10中均 用波形清楚表示。图10中，模拟光信号LightSign从第五～第八光束被物体遮挡， 则经过边沿检测模块物体前后边沿数据SPosi[10..0]、EPosi[10..0]分别为5、 8。

综上所述，本发明采用了以下技术方案：

（1）红外发射管和接收光电池不采用传统光幕直线分布形式，而是采用双 列交错平面分布，这样克服了传感器自身体积限制，提高测量精度；

（2）为防止PCB板过长导致电磁兼容问题，单块传感器板安装64路元件， 板卡之间采用信号级联，实现大范围检测；

（3）由于提高测量精度导致传感器数量和I/O接口数目加倍，传统MCU、 模拟电路已无法实现，因此系统核心基于FPGA/FPAA两种超大规模数字/模拟集 成电路；

（4）光幕发射器部分由FPGA驱动红外发射管，实现高速光脉冲发射，光信 号的发射时间为微秒级；

（5）光幕接收器部分光电池收到光信号，转换为微弱的电信号，通过运放 信号放大，再经过比较器后输出数字信号送给FPGA，由于器件数目众多，该信 号调理电路使用FPAA（现场可编程模拟器件）设计，实现模拟电路现场可重构， FPGA算法控制扫描式多束红外光的实时接收，实现高速运动物体的到位检测和 边沿检测。

上述技术方案使本发明具有数据处理速度高、系统响应速度快、抗干扰能力 强、升级方便、可用于各种工业恶劣环境，特别适用于冶金工业棒材厂螺纹钢生 产线，可对微小、高速运动物体实现到位检测、尺寸测量的光幕系统。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明。凡在本发明 的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保 护范围之内。