电平移位电路及进行正、负压电平移位的方法

摘要

一种电平移位电路及进行正、负压电平移位的方法，所述电平移位电路包括锁存单元和驱动单元。所述锁存单元包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；所述驱动单元包括第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管。本发明技术方案提供的电平移位电路及进行正、负压电平移位的方法，能够减小电路面积、提高电路集成度和降低电路成本。

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种电平移位电路及进行正、 负压电平移位的方法。

背景技术

电平移位电路将低压控制信号转换为高压控制信号，实现低压逻辑对高 压功率输出级的控制。通常，根据输出高压控制信号极性的不同，电平移位 电路可分为负压电平移位电路和正压电平移位电路。图1和图2分别是现有的 一种负压电平移位电路和正压电平移位电路的电路图。

参考图1，所述负压电平移位电路包括第一PMOS管P1、第二PMOS管P2、 第三PMOS管P3、第四PMOS管P4、第一NMOS管N1以及第二NMOS管N2。

第一PMOS管P1的源极和衬底相连并作为第一电源端V1，漏极与第一 NMOS管N1的漏极相连并作为所述负压电平移位电路的第一输出端out1，栅极 与第一NMOS管N1的栅极相连并作为所述负压电平移位电路的第二输出端 out2。

第二PMOS管P2的源极和衬底连接至所述第一电源端V1，漏极与第二 NMOS管N2的漏极相连并连接至所述第二输出端out2，栅极与第二NMOS管 N2的栅极相连并连接至所述第一输出端out1。

第三PMOS管P3的栅极为所述负压电平移位电路的第一信号端S1，源极作 为第三电源端V3，漏极连接第一PMOS管P1的漏极，衬底连接所述第一电源 端V1。

第四PMOS管P4的栅极为所述负压电平移位电路的第二信号端S2，源极连 接所述第三电源端V3，漏极连接第二PMOS管P2的漏极，衬底连接所述第一 电源端V1。

第一NMOS管N1的源极和衬底相连并作为第二电源端V2；第二NMOS管 N2的源极和衬底相连并连接所述第二电源端V2。

利用所述负压电平移位电路进行负压电平移位时，首先进行置位操作： 施加第一信号至所述第一信号端S1，施加第二信号至所述第二信号端S2，施 加第一电压至所述第一电源端V1，施加第二电压至所述第二电源端V2，施加 第三电压至所述第三电源端V3，其中，所述第二电压的电压值小于所述第一 电压的电压值，所述第三电压的电压值与所述第一电压的电压值相等。

通常，所述第一电压为电源电压，电压值为1.2V、1.5V或1.8V，所述第 二电压为地线电压，电压值为0V。所述第一信号可以为正压高电平信号“1”， 也可以为零压低电平信号“0”，相应地，所述第二信号为零压低电平信号“0” 或正压高电平信号“1”。正压高电平信号“1”为电源电压信号，幅度为1.2V、 1.5V或1.8V，零压低电平信号“0”为地线电压信号，幅度为0V。

假定所述第一信号为正压高电平信号“1”，所述第二信号为零压低电平 信号“0”，在所述高低电平的控制下，第三PMOS管P3截止、第四PMOS管 P4导通，第一NMOS管N1的栅极被拉至高电位，第一NMOS管N1导通，第一 输出端out1锁存所述第二电压的电压值；同时，第二PMOS管P2的栅极被拉至 低电位，第二PMOS管导通，第二输出端out2锁存所述第一电压的电压值，置 位完成。

置位完成后，保持所述第一信号和第二信号输入所述第一信号端S1和第 二信号端S2，即保持所述第一信号为正压高电平信号“1”输入所述第一信号 端S1，保持所述第二信号为零压低电平信号“0”输入所述第二信号端S2，降 低所述第二电压的电压值，即所述第二电压的电压值由0V向负电压变化，第 一输出端out1输出的电压跟随所述第二电压做相同的变化。当所述第二电压降 低至所述第一输出端out1所需输出的预定值时，负压电平移位完成。所述第一 输出端out1所需的预定值是根据实际需求进行设定的电压值。

需要说明的是，在所述第二电压降低的过程中，第一PMOS管P1、第三 PMOS管P3和第二NMOS管N2源漏极之间的压差不断增大，源漏极之间压差过 大时可能损坏晶体管。因此，若所述第一输出端out1所需的负电压较大，在所 述第二电压降低时，可把所述第一电压和所述第三电压的电压值降低至与所 述第二电压降低前的电压值（即0V）相等；若所述第一输出端out1所需的负 电压较小，在所述第二电压降低时，可保持所述第一电压和所述第三电压的 电压值。

同理，当所述第一信号为零压低电平信号“0”、所述第二信号为正压高 电平信号“1”时，由所述第二输出端out2输出所需负电压。

参考图2，所述正压电平移位电路包括第一PMOS管P1、第二PMOS管P2、 第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，还 包括第一信号端S1、第二信号端S2、第一电源端V1、第二电源端V2以及第三 电源端V3。所述正压电平移位电路各器件及端口之间的具体连接关系参考图2 所示，工作原理和图1所示的负压电平移位电路类似，在此不再赘述。

现有技术中，极性不同的高压控制信号分别由负压电平移位电路和正压 电平移位电路提供（如图1和图2所示的电路），占据的电路面积大，降低了 电路集成度，增加了电路成本。

更多关于电平移位电路的技术方案可以参考申请号为201010196935.3、发 明名称为电平移位器的中国专利申请文件。

发明内容

本发明解决的是现有负压电平移位电路和正压电平移位电路面积大、集 成度低和成本高的问题。

为解决上述问题，本发明提供一种电平移位电路，包括：

锁存单元，包括第一PMOS管、第二PMOS管、第一NMOS管和第二 NMOS管；所述第一PMOS管的源极和所述第二PMOS管的源极相连并作为 第一电源端，漏极与所述第一NMOS管的漏极相连并作为所述电平移位电路 的第一输出端，栅极与所述第一NMOS管的栅极相连并作为所述电平移位电 路的第二输出端；所述第二PMOS管的漏极与所述第二NMOS管的漏极相连 并连接至所述第二输出端，栅极与所述第二NMOS管的栅极相连并连接至所 述第一输出端；所述第一NMOS管和所述第二NMOS管的源极相连并作为第 二电源端；

驱动单元，包括第三PMOS管、第四PMOS管、第三NMOS管和第四 NMOS管；所述第三PMOS管的栅极作为第一信号端，源极作为第三电源端， 漏极连接所述第三NMOS管的漏极；所述第三NMOS管的栅极作为第二信号 端，源极连接所述第一输出端；所述第四PMOS管的栅极作为第三信号端， 源极连接所述第三电源端，漏极连接所述第四NMOS管的漏极；所述第四 NMOS管的栅极作为第四信号端，源极连接所述第二输出端。

可选的，所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS 管的衬底均连接所述第一电源端，所述第一NMOS管、第二NMOS管、第三 NMOS管和第四NMOS管的衬底均连接所述第二电源端。

基于上述电平移位电路，本发明提供了一种进行正压电平移位的方法， 包括：

执行置位操作，所述置位操作包括：施加第一信号至所述第一信号端， 施加第二信号至所述第二信号端，施加第三信号至所述第三信号端，施加第 四信号至所述第四信号端，其中，所述第一信号和所述第四信号均为正压高 电平信号，所述第一信号的幅度小于所述第四信号的幅度，所述第二信号和 所述第三信号均为零压低电平信号；施加第一电压至所述第一电源端，施加 第二电压至所述第二电源端，施加第三电压至所述第三电源端，其中，所述 第二电压的电压值小于所述第一电压的电压值，所述第三电压的电压值与所 述第一电压的电压值相等；

所述置位操作之后执行电平移位操作，所述电平移位操作包括：保持所 述第一信号、第二信号、第三信号和第四信号输入所述第一信号端、第二信 号端、第三信号端和第四信号端，升高所述第一电压的电压值至所述第二输 出端所需输出的预定值，保持所述第二电压的电压值或升高所述第二电压的 电压值至与所述第三电压的电压值相等，保持所述第三电压的电压值。

基于上述电平移位电路，本发明提供了另外一种进行正压电平移位的方 法，包括：

执行置位操作，所述置位操作包括：施加第一信号至所述第一信号端， 施加第二信号至所述第二信号端，施加第三信号至所述第三信号端，施加第 四信号至所述第四信号端，其中，所述第一信号为负压高电平信号，所述第 二信号为正压高电平信号，所述第一信号的幅度绝对值大于所述第二信号的 幅度，所述第三信号和所述第四信号均为零压低电平信号；施加第一电压至 所述第一电源端，施加第二电压至所述第二电源端，施加第三电压至所述第 三电源端，其中，所述第二电压的电压值小于所述第一电压的电压值，所述 第三电压的电压值与所述第二电压的电压值相等；

在所述置位操作之后执行电平移位操作，所述电平移位操作包括：保持 所述第一信号、第二信号、第三信号和第四信号输入所述第一信号端、第二 信号端、第三信号端和第四信号端，升高所述第一电压的电压值至所述第二 输出端所需输出的预定值，保持所述第二电压和所述第三电压的电压值或升 高所述第二电压和所述第三电压的电压值至与所述第一电压升高前的电压值 相等。

基于上述电平移位电路，本发明提供了一种进行负压电平移位的方法， 包括：

执行置位操作，所述置位操作包括：施加第一信号至所述第一信号端， 施加第二信号至所述第二信号端，施加第三信号至所述第三信号端，施加第 四信号至所述第四信号端，其中，所述第一信号和所述第四信号均为正压高 电平信号，所述第一信号的幅度小于所述第四信号的幅度，所述第二信号和 所述第三信号均为零压低电平信号；施加第一电压至所述第一电源端，施加 第二电压至所述第二电源端，施加第三电压至所述第三电源端，其中，所述 第二电压的电压值小于所述第一电压的电压值，所述第三电压的电压值与所 述第一电压的电压值相等；

所述置位操作之后执行电平移位操作，所述电平移位操作包括：保持所 述第一信号、第二信号、第三信号和第四信号输入所述第一信号端、第二信 号端、第三信号端和第四信号端，降低所述第二电压的电压值至所述第一输 出端所需输出的预定值，保持所述第一电压和所述第三电压的电压值或降低 所述第一电压和所述第三电压的电压值至与所述第二电压降低前的电压值相 等。

基于上述电平移位电路，本发明提供了另外一种进行负压电平移位的方 法，包括：

执行置位操作，所述置位操作包括：施加第一信号至所述第一信号端， 施加第二信号至所述第二信号端，施加第三信号至所述第三信号端，施加第 四信号至所述第四信号端，其中，所述第一信号为负压高电平信号，所述第 二信号为正压高电平信号，所述第一信号的幅度绝对值大于所述第二信号的 幅度，所述第三信号和所述第四信号均为零压低电平信号；施加第一电压至 所述第一电源端，施加第二电压至所述第二电源端，施加第三电压至所述第 三电源端，其中，所述第二电压的电压值小于所述第一电压的电压值，所述 第三电压的电压值与所述第二电压的电压值相等；

在所述置位操作之后执行电平移位操作，所述电平移位操作包括：保持 所述第一信号、第二信号、第三信号和第四信号输入所述第一信号端、第二 信号端、第三信号端和第四信号端，降低所述第二电压的电压值至所述第一 输出端所需输出的预定值，保持所述第一电压的电压值或降低所述第一电压 的电压值至与所述第三电压的电压值相等，保持所述第三电压的电压值。

与现有技术相比，本发明的技术方案具有以下优点：提供一种电平移位 电路，既可以做负压电平移位电路，进行负压电平移位，也可以做正压电平 移位电路，进行正压电平移位，减小了电路面积，提高了电路集成度，降低 了电路成本。

附图说明

图1是现有的一种负压电平移位电路的电路图；

图2是现有的一种正压电平移位电路的电路图；

图3是本发明实施例的电平移位电路的电路图。

具体实施方式

正如背景技术中所描述的，现有技术中极性不同的高压控制信号分别由 负压电平移位电路和正压电平移位电路提供。负压电平移位电路不能用作正 压电平移位，正压移位电路也不能用作负压电平移位。

以图1所示的负压电平移位电路为例。若使用图1所示的负压电平移位 电路进行正压电平移位，置位操作与进行负压电平移位时相同。置位完成后， 保持所述第一信号和第二信号输入所述第一信号端S1和第二信号端S2，升高 所述第一电压的电压值，即所述第一电压的电压值由电源电压不断升高，第 二输出端out2输出的电压跟随所述第一电压做相同的变化。

第四PMOS管P4的漏极与所述第二输出端out2相连，因此，在所述第 一电压上升的过程中，第四PMOS管P4的漏极电压跟随第一电压不断上升。 第四PMOS管P4的栅极输入的是所述第二信号，即地线电压信号，幅度为 0V。随着第一电压的不断升高，第四PMOS管P4的漏极和栅极之间的压差 不断增大，当漏极与栅极之间的压差大于第四PMOS管P4的阈值电压时，第 四PMOS管P4就会导通，造成第二输出端out2无法锁存第一电压的电压值， 也就无法进行正压电平移位。

同理，使用图2所示的正压电平移位电路也无法进行负压电平移位。

经过研究，本技术方案的发明人提供了一种电平移位电路及进行正、负 压电平移位的方法，能够减小电平移位电路的面积，提高电路集成度和降低 电路成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细的说明。

图3是本发明实施例的电平移位电路的电路图。参考图3，所述电平移位 电路包括锁存单元和驱动单元。

所述锁存单元包括第一PMOS管P1、第二PMOS管P2、第一NMOS管 N1和第二NMOS管N2。

所述第一PMOS管P1的源极和所述第二PMOS管P2的源极相连并作为 第一电源端V1，所述第一PMOS管P1的漏极与所述第一NMOS管N1的漏 极相连并作为所述电平移位电路的第一输出端out1，所述第一PMOS管P1 的栅极与所述第一NMOS管N1的栅极相连并作为所述电平移位电路的第二 输出端out2；所述第二PMOS管P2的漏极与所述第二NMOS管N2的漏极 相连并连接至所述第二输出端out2，所述第二PMOS管P2的栅极与所述第二 NMOS管N2的栅极相连并连接至所述第一输出端out1；所述第一NMOS管 N1的源极和所述第二NMOS管N2的源极相连并作为第二电源端V2。

所述驱动单元包括第三PMOS管P3、第四PMOS管P4、第三NMOS管 N3和第四NMOS管N4。

所述第三PMOS管P3的栅极作为第一信号端S1，所述第三PMOS管P3 的源极作为第三电源端V3，所述第三PMOS管P3的漏极连接所述第三NMOS 管N3的漏极；所述第三NMOS管N3的栅极作为第二信号端S2，所述第三 NMOS管N3的源极连接所述第一输出端out1；所述第四PMOS管P4的栅极 作为第三信号端S3，所述第四PMOS管P4的源极连接所述第三电源端V3， 所述第四PMOS管P4的漏极连接所述第四NMOS管N4的漏极；所述第四 NMOS管N4的栅极作为第四信号端S4，所述第四NMOS管N4的源极连接 所述第二输出端out2。

为了防止晶体管衬底与源极的PN结导通，所述电平移位电路中所有 PMOS管的衬底连接电路中的最高电位，所有NMOS管的衬底连接电路中的 最低电位。在所述电平移位电路工作时，所述第一电源端V1和所述第二电源 端V2的电位分别为最高电位和最低电位。

因此，所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第 四PMOS管P4的衬底均连接所述第一电源端V1，所述第一NMOS管N1、 第二NMOS管N2、第三NMOS管N3和第四NMOS管N4的衬底均连接所 述第二电源端V2。

基于所述电平移位电路，本发明还提供了利用所述电平移位电路进行正、 负压电平移位的方法，下面结合附图和具体的实施例对本发明技术方案电平 移位电路的工作原理进行详细的说明。

实施例1

在本实施例中，对利用图3所示的电平移位电路进行正压电平移位的工 作原理进行详细的说明。

首先，对所述电平移位电路进行置位操作。所述置位操作包括：施加第 一信号至所述第一信号端S1，施加第二信号至所述第二信号端S2，施加第三 信号至所述第三信号端S3，施加第四信号至所述第四信号端S4，其中，所述 第一信号和所述第四信号均为正压高电平信号，所述第一信号的幅度小于所 述第四信号的幅度，所述第二信号和所述第三信号均为零压低电平信号；施 加第一电压至所述第一电源端V1，施加第二电压至所述第二电源端V2，施 加第三电压至所述第三电源端V3，其中，所述第二电压的电压值小于所述第 一电压的电压值，所述第三电压的电压值与所述第一电压的电压值相等。

所述第一电源端V1和所述第二电源端V2分别是给所述电平移位电路提 供电源电压和地线电压的端口，因此，所述第一电压为电源电压，电压值可 以为1.2V、1.5V或1.8V，所述第二电压为地线电压，电压值可以为0V。所 述第三电压的电压值与所述第一电压的电压值相等，也为1.2V、1.5V或1.8V。

需要说明的是，本实施例中所述第一电压、所述第二电压和所述第三电 压的电压值可以根据实际需求进行设定，故所述第一电压和所述第三电压为 1.2V、1.5V或1.8V，所述第二电压为0V不应作为对本发明的限定。

在本实施例中，所述第三信号要使所述第四PMOS管P4导通，所述第四 PMOS管P4的源极电压为电源电压，因此，所述第一信号可以为电源电压信 号，幅度为1.2V、1.5V或1.8V，所述第三信号可以为地线电压信号，幅度为 0V。

为保证所述第四信号使所述第四NMOS管N4完全导通，所述第四信号 与所述第一信号均为正压高电平信号，并且所述第四信号的幅度高于所述第 一信号的幅度。在本实施例中，所述第四信号的幅度为2V～4V，所述第二信 号的幅度为0V。

在所述第一信号、第二信号、第三信号和第四信号的控制下，所述第三 PMOS管P3和所述第三NMOS管N3截止，所述第四PMOS管P4和所述第 四NMOS管N4导通，所述第一NMOS管N1因栅极被拉至高电位而导通， 所述第一输出端out1锁存所述第二电压的电压值，所述第二PMOS管P2因 栅极被拉至低电位而导通，所述第二输出端out2锁存所述第一电压的电压值， 置位完成。

置位完成后，进行电平移位操作。所述电平移位操作包括：保持所述第 一信号、第二信号、第三信号和第四信号输入所述第一信号端S1、第二信号 端S2、第三信号端S3和第四信号端S4，升高所述第一电压的电压值至所述 第二输出端out2所需输出的预定值，保持所述第二电压的电压值或升高所述 第二电压的电压值至与所述第三电压的电压值相等，保持所述第三电压的电 压值。

具体地，保持所述第一信号、第二信号、第三信号和第四信号输入所述 第一信号端S1、第二信号端S2、第三信号端S3和第四信号端S4，是指保持 所述第一信号、第二信号、第三信号和第四信号的幅度和相位不变，分别输 入所述第一信号端S1、第二信号端S2、第三信号端S3和第四信号端S4；升 高所述第一电压的电压值是指让所述第一电压向正电压不断增大。

由于所述第二输出端out2锁存的是所述第一电压的电压值，因此，当所 述第一电压升高时，所述第二输出端out2输出的电压跟随所述第一电压做相 同的变化。当所述第一电压升高至所述第二输出端out2所需输出的预定值时， 正压电平移位完成。

升高所述第一电压的电压值可以通过电荷泵电路实现。所述第二输出端 out2所需输出的预定值可以根据实际需求进行设定，在本实施例中，所述第 二输出端out2所需输出的预定值可以为8V～15V。

需要说明的是，在升高所述第一电压的电压值过程中，所述第一PMOS 管P1和所述第二NMOS管N2的源极和漏极之间的压差不断增大，源极和漏 极之间的压差过大时可能损坏晶体管。因此，若所述第二输出端out2所需输 出的电压较大，在所述第一电压上升时，可把所述第二电压升高至所述第三 电压，即把所述第二电压由地线电压升高至电源电压，通过一个开关切换即 可；若所述第二输出端out2所需输出的电压较小，在所述第一电压上升时， 可保持所述第二电压的电压值，即保持所述第二电压为地线电压。

在本实施例中，所述第四NMOS管N4的源极电压跟随所述第一电压上 升，栅极输入的是所述第四信号，因此，所述第四NMOS管N4截止，所述 第二输出端out2能够锁存所述第一电压的电压值。

由于所述电平移位电路的电路结构左右对称，还可以施加所述第一信号 至所述第三信号端S3，施加所述第二信号至所述第四信号端S4，施加所述第 三信号至所述第一信号端S1，施加所述第四信号至所述第二信号端S2。在上 述各信号的控制下，由所述第一输出端out1输出所需正电压。

实施例2

在本实施例中，还是利用图3所示的电平移位电路进行正压电平移位。

首先，对所述电平移位电路进行置位操作。所述置位操作包括：施加第 一信号至所述第一信号端S1，施加第二信号至所述第二信号端S2，施加第三 信号至所述第三信号端S3，施加第四信号至所述第四信号端S4，其中，所述 第一信号为负压高电平信号，所述第二信号为正压高电平信号，所述第一信 号的幅度绝对值大于所述第二信号的幅度，所述第三信号和所述第四信号均 为零压低电平信号；施加第一电压至所述第一电源端V1，施加第二电压至所 述第二电源端V2，施加第三电压至所述第三电源端V3，其中，所述第二电 压的电压值小于所述第一电压的电压值，所述第三电压的电压值与所述第二 电压的电压值相等。

在本实施例中，所述第一电压和所述第二电压的电压值与实施例1中相 同，所述第三电压的电压值与所述第二电压的电压值相等，具体电压值在此 不再赘述。

在本实施例中，所述第二信号为电源电压信号，幅度为1.2V、1.5V或1.8V； 为保证所述第三PMOS管P3完全导通，所述第一信号的极性与所述第二信号 的极性相反，幅度为-2V～-4V；所述第三信号和所述第四信号的幅度均为0V。

在所述第一信号、第二信号、第三信号和第四信号的控制下，所述第三 PMOS管P3和所述第三NMOS管N3导通，所述第四PMOS管P4和所述第 四NMOS管N4截止，所述第二PMOS管P2因栅极被拉至低电位而导通，所 述第二输出端out2锁存所述第一电压的电压值，所述第一NMOS管N1因栅 极被拉至高电位而导通，所述第一输出端out1锁存所述第二电压的电压值， 置位完成。

置位完成后，进行电平移位操作。所述电平移位操作包括：保持所述第 一信号、第二信号、第三信号和第四信号输入所述第一信号端S1、第二信号 端S2、第三信号端S3和第四信号端S4，升高所述第一电压的电压值至所述 第二输出端out2所需输出的预定值，保持所述第二电压和所述第三电压的电 压值或升高所述第二电压和所述第三电压的电压值至与所述第一电压升高前 的电压值相等。

与实施例1相同，保持所述第一信号、第二信号、第三信号和第四信号 输入所述第一信号端S1、第二信号端S2、第三信号端S3和第四信号端S4， 是指保持所述第一信号、第二信号、第三信号和第四信号的幅度和相位不变， 分别输入所述第一信号端S1、第二信号端S2、第三信号端S3和第四信号端 S4；升高所述第一电压的电压值是指让所述第一电压向正电压不断增大。

由于所述第二输出端out2锁存的是所述第一电压的电压值，因此，当所 述第一电压升高时，所述第二输出端out2输出的电压跟随所述第一电压做相 同的变化。当所述第一电压升高至所述第二输出端out2所需输出的预定值时， 正压电平移位完成。

与实施例1中相同，升高所述第一电压的电压值可以通过电荷泵电路实 现，所述第二输出端out2所需输出的预定值可以为8V～15V。

需要说明的是，在升高所述第一电压的电压值过程中，所述第一PMOS 管P1、所述第二NMOS管N2、所述第四PMOS管P4和所述第四NMOS管 N4的源极和漏极之间的压差不断增大，源极和漏极之间的压差过大时可能损 坏晶体管。因此，若所述第二输出端out2所需输出的电压较大，在所述第一 电压上升时，可把所述第二电压的电压值和所述第三电压的电压值升高至所 述第一电压上升前的电压值，即把所述第二电压和所述第三电压由地线电压 升高至电源电压，通过一个开关切换即可；若所述第二输出端out2所需输出 的电压较小，在所述第一电压上升时，可保持所述第二电压的电压值和所述 第三电压的电压值，即保持所述第二电压和所述第三电压为地线电压。

与实施例1相同，所述第四NMOS管N4的源极电压跟随所述第一电压 上升，栅极输入的是所述第四信号，因此，所述第四NMOS管N4截止，所 述第二输出端out2能够锁存所述第一电压的电压值。

由于所述电平移位电路的电路结构左右对称，还可以施加所述第一信号 至所述第三信号端S3，施加所述第二信号至所述第四信号端S4，施加所述第 三信号至所述第一信号端S1，施加所述第四信号至所述第二信号端S2。在上 述各信号的控制下，由所述第一输出端out1输出所需正电压。

实施例3

在本实施例中，对利用图3所示的电平移位电路进行负压电平移位的工 作原理进行详细的说明。

首先，对所述电平移位电路进行置位操作。所述置位操作与实施例1中 的置位操作相同，在此不再赘述。

置位完成后，进行电平移位操作。所述电平移位操作包括：保持所述第 一信号、第二信号、第三信号和第四信号输入所述第一信号端S1、第二信号 端S2、第三信号端S3和第四信号端S4，降低所述第二电压的电压值至所述 第一输出端out1所需输出的预定值，保持所述第一电压和所述第三电压的电 压值或降低所述第一电压和所述第三电压的电压值至与所述第二电压降低前 的电压值相等。

具体地，保持所述第一信号、第二信号、第三信号和第四信号输入所述 第一信号端S1、第二信号端S2、第三信号端S3和第四信号端S4，是指保持 所述第一信号、第二信号、第三信号和第四信号的幅度和相位不变，分别输 入所述第一信号端S1、第二信号端S2、第三信号端S3和第四信号端S4；降 低所述第二电压的电压值是指让所述第二电压由零电压向负电压不断减小。

由于所述第一输出端out1锁存的是所述第二电压的电压值，因此，当所 述第二电压降低时，所述第一输出端out1输出的电压跟随所述第二电压做相 同的变化。当所述第二电压降低至所述第一输出端out1所需输出的预定值时， 负压电平移位完成。

降低所述第二电压的电压值可以通过电荷泵电路实现。所述第一输出端 out1所需输出的预定值可以根据实际需求进行设定，在本实施例中，所述第 一输出端out1所需输出的预定值可以为-5V～-9V。

与实施例1相似，在降低所述第二电压的电压值过程中，所述第一PMOS 管P1、所述第二NMOS管N2、所述第三PMOS管P3和所述第三NMOS管 N3的源极和漏极之间的压差不断增大，源极和漏极之间的压差过大时可能损 坏晶体管。因此，若所述第一输出端out1所需输出的负电压较大，在所述第 二电压下降时，可把所述第一电压的电压值和所述第三电压的电压值降低至 所述第二电压下降前的电压值，即把所述第一电压和所述第三电压由电源电 压降低至地线电压，通过一个开关切换即可；若所述第一输出端out1所需输 出的负电压较小，在所述第二电压下降时，可保持所述第一电压的电压值和 所述第三电压的电压值，即保持所述第一电压和所述第三电压为电源电压。

在本实施例中，所述第三PMOS管P3的漏极电压跟随所述第二电压下降， 栅极输入的是所述第一信号，因此，所述第三PMOS管P3截止，所述第一输 出端out1能够锁存所述第二电压的电压值。

由于所述电平移位电路的电路结构左右对称，还可以施加所述第一信号 至所述第三信号端S3，施加所述第二信号至所述第四信号端S4，施加所述第 三信号至所述第一信号端S1，施加所述第四信号至所述第二信号端S2。在上 述各信号的控制下，由所述第二输出端out2输出所需负电压。

实施例4

在本实施例中，还是利用图3所示的电平移位电路进行负压电平移位。

首先，对所述电平移位电路进行置位操作。所述置位操作与实施例2中 的置位操作相同，在此不再赘述。

置位完成后，进行电平移位操作。所述电平移位操作包括：保持所述第 一信号、第二信号、第三信号和第四信号输入所述第一信号端S1、第二信号 端S2、第三信号端S3和第四信号端S4，降低所述第二电压的电压值至所述 第一输出端out1所需输出的预定值，保持所述第一电压的电压值或降低所述 第一电压的电压值至与所述第三电压的电压值相等，保持所述第三电压的电 压值。

与实施例3相同，保持所述第一信号、第二信号、第三信号和第四信号 输入所述第一信号端S1、第二信号端S2、第三信号端S3和第四信号端S4， 是指保持所述第一信号、第二信号、第三信号和第四信号的幅度和相位不变， 分别输入所述第一信号端S1、第二信号端S2、第三信号端S3和第四信号端 S4；降低所述第二电压的电压值是指让所述第二电压由零电压向负电压不断 减小。

由于所述第一输出端out1锁存的是所述第二电压的电压值，因此，当所 述第二电压降低时，所述第一输出端out1输出的电压跟随所述第二电压做相 同的变化。当所述第二电压降低至所述第一输出端out1所需输出的预定值时， 负压电平移位完成。

与实施例3相同，降低所述第二电压的电压值可以通过电荷泵电路实现， 所述第一输出端out1所需输出的预定值可以为-5V～-9V。

与实施例2相似，在降低所述第二电压的电压值过程中，所述第一PMOS 管P1和所述第二NMOS管N2的源极和漏极之间的压差不断增大，源极和漏 极之间的压差过大时可能损坏晶体管。因此，若所述第一输出端out1所需输 出的负电压较大，在所述第二电压下降时，可把所述第一电压的电压值降低 至所述第三电压的电压值，即把所述第一电压由电源电压降低至地线电压， 通过一个开关切换即可；若所述第一输出端out1所需输出的负电压较小，在 所述第二电压下降时，可保持所述第一电压的电压值，即保持所述第一电压 为电源电压。

与实施例3相同，所述第三PMOS管P3的漏极电压跟随所述第二电压下 降，栅极输入的是所述第一信号，因此，所述第三PMOS管P3截止，所述第 一输出端out1能够锁存所述第二电压的电压值。

由于所述电平移位电路的电路结构左右对称，还可以施加所述第一信号 至所述第三信号端S3，施加所述第二信号至所述第四信号端S4，施加所述第 三信号至所述第一信号端S1，施加所述第四信号至所述第二信号端S2。在上 述各信号的控制下，由所述第二输出端out2输出所需负电压。

综上所述，本发明技术方案提供的电平移位电路，既能用作负压电平移 位电路，进行负压电平移位，也能用作正压电平移位电路，进行正压电平移 位，能够减小电路面积、提高电路集成度和降低电路成本。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。