监控模式下不受复位干扰的仿真器

摘要

本发明公开了一种监控模式下不受复位干扰的仿真器，包括：仿真芯片、监控模块、用户程序存储器、监控程序存储器、外部复位信号源和用户电脑上的集成开发环境模块；所述仿真芯片包括处理器核、复位控制模块、内部复位信号源。复位控制模块向处理器核输出有效复位信号时，处理器核处于复位状态，输出无效复位信号时，处理器核正常工作。在监控模式下监控模块向复位控制模块输出有效的控制信号，复位控制模块无论收到有效或无效的外部复位信号，有效或无效的内部复位信号时，都向处理器核输出无效的复位信号。本发明既能在运行模式下真实模拟产品处理器芯片在发生各种复位时的工作状态，又能在监控模式下屏蔽各种复位对仿真器工作的异常影响。

说明书

技术领域

本发明涉及一种处理器芯片仿真器，特别是涉及一种监控模式下不受 复位干扰的仿真器。

背景技术

处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中， 所使用的工具一般是处理器芯片仿真器。仿真器能模拟产品处理器芯片执 行用户程序的过程，也能在用户需要时，停止执行用户程序取出或填充用 户关注的芯片寄存器、存储器等数据信息。现有仿真器中，模拟产品处理 器芯片工作时，仿真器内的仿真芯片读取并执行用户程序，此时仿真器及 其中的仿真芯片处于运行模式；需要取出或填充芯片数据信息时，仿真芯 片通过读取并执行仿真器提供的监控程序来读出或写入芯片寄存器、存储 器等数据，供用户观察或修改所关注的芯片数据信息，此时仿真器及其中 的仿真芯片处于监控模式。可以看出，无论是运行模式还是监控模式下， 仿真芯片都需要读取并执行程序代码，这些程序代码对仿真芯片而言并无 区别，只是运行模式下读取并执行的是客户编写的用户程序，以模拟产品 处理器芯片的工作状态，而监控模式下读取并执行的是仿真器提供的监控 程序，以取出或填充芯片数据信息。

很多处理器芯片都带有多种芯片复位功能，例如来自外部接口信号的 外部复位、内部安全检测异常复位(仿真芯片内通常以输入触发信号来等 效)、寄存器数值异常复位、存储器访问越界复位等。相应的，在仿真器的 仿真芯片中也包含或等效实现了这些复位功能。当仿真器处于运行模式时， 由于要尽可能模拟产品处理器芯片的功能，这些复位产生后都能被仿真芯 片以与产品处理器芯片一致的效果加以响应，仿真芯片将发生复位，复位 完成后将重新从0地址处开始执行用户程序。但是，当现有仿真器处于监 控模式，需要仿真芯片执行仿真器提供的监控程序，以取出或填充芯片数 据信息时，如果有任意一种复位(外部复位、内部异常状态复位等)产生， 都仍能被仿真芯片加以响应，仿真芯片将发生复位，对仿真芯片执行监控 程序造成干扰或破坏。对于外部产生的复位信号，例如来自外部接口的外 部复位、仿真芯片内以输入触发信号来等效的处理器芯片内部安全检测异 常复位等，可以通过在仿真器上增加电路，由仿真器在监控模式下对外部 复位信号加以屏蔽，使外部复位信号不能进入仿真芯片，对仿真芯片执行 监控程序造成影响，这是现有部分仿真器针对复位干扰监控模式的一种处 理方法。但是，对于仿真芯片内部产生的复位，例如寄存器数值异常复位、 存储器访问越界复位等，此时仿真器无法通过外部电路加以屏蔽，但对用 户而言又需要仿真器能够进入监控模式，以便用户观察或修改这些异常复 位产生后的芯片数据信息，对这些异常状态的调试对用户而言是十分重要 和有意义的。

发明内容

本发明要解决的技术问题提供一种监控模式下不受复位干扰的仿真 器，既能在运行模式下真实模拟产品处理器芯片在发生各种复位时的工作 状态，又能在监控模式下屏蔽各种复位对仿真器工作的异常影响。

为解决上述技术问题，本发明的监控模式下不受复位干扰的仿真器， 包括：仿真芯片、监控模块、用户程序存储器、监控程序存储器、外部复 位信号源和用户电脑上的集成开发环境模块；所述仿真芯片包括处理器核、 复位控制模块和内部复位信号源；

所述仿真芯片通过第一标准数据/地址总线与所述监控模块连接，所述 用户程序存储器通过第二标准数据/地址总线与所述监控模块连接，所述监 控程序存储器通过第三标准数据/地址总线与所述监控模块连接；所述复位 控制模块通过复位信号线与所述处理器核连接；

所述集成开发环境模块，通过仿真通信通道与所述监控模块连接，在 用户控制下，该集成开发环境模块通过所述仿真通信通道控制监控模块在 运行模式和监控模式之间切换；

所述内部复位信号源，通过内部复位信号线与所述复位控制模块连接， 当发生内部复位时，该内部复位信号源向复位控制模块输出有效的内部复 位信号；当没有内部复位时，所述内部复位信号源向复位控制模块输出无 效的内部复位信号；

所述外部复位信号源，通过外部复位信号线与所述复位控制模块连接， 当发生外部复位时，该外部复位信号源向复位控制模块输出有效的外部复 位信号；当没有外部复位时，所述外部复位信号源向复位控制模块输出的 是无效的外部复位信号；

所述监控模块，通过控制信号线与所述复位控制模块连接，在所述仿 真器处于运行模式时，监控模块向复位控制模块输出无效的控制信号，此 时，复位控制模块在收到有效的外部复位信号或有效的内部复位信号时， 都通过复位信号线向处理器核输出有效的复位信号，使处理器核处于复位 状态；复位控制模块在收到无效的外部复位信号和无效的内部复位信号时， 都通过复位信号线向处理器核输出无效的复位信号，使处理器核处于非复 位状态；在仿真器处于监控模式时，监控模块向复位控制模块输出有效的 控制信号，此时，复位控制模块无论收到有效或无效的外部复位信号，有 效或无效的内部复位信号，都通过复位信号线向处理器核输出无效的复位 信号，使处理器核处于非复位状态。

所述仿真芯片无论仿真器处于运行模式还是监控模式，都通过所述第 一标准数据/地址总线从监控模块读取并执行程序。

在仿真器处于运行模式时，所述监控模块通过所述第二标准数据/地址 总线从用户程序存储器读取用户程序并通过与仿真芯片连接的第一标准数 据/地址总线送给仿真芯片，供仿真芯片读取。

在仿真器处于监控模式时，所述监控模块通过所述第三标准数据/地址 总线从监控程序存储器读取监控程序并通过与仿真芯片连接的第一标准数 据/地址总线送给仿真芯片，供仿真芯片读取。

由于采用本发明的监控模式下不受复位干扰的仿真器，既能在运行模 式下真实模拟产品处理器芯片在发生各种复位时的工作状态，又能在监控 模式下屏蔽各种复位对仿真器工作的异常影响，使用户仍能顺利观察或修 改仿真器退出运行模式时的芯片数据信息，无论退出运行模式时仿真芯片 是否处于复位状态。本发明提高了仿真器的工作稳定性，提供了有效的调 试手段，有助于提高程序调试工作效率。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

附图是所述监控模式下不受复位干扰的仿真器一实施例结构示意图。

具体实施方式

如附图所示，在一实施例中，所述监控模式下不受复位干扰的仿真器， 包括仿真芯片1、监控模块2、用户程序存储器3、监控程序存储器4、外 部复位信号源8和用户电脑上的集成开发环境5。所述仿真芯片1包括处理 器核6、复位控制模块7和内部复位信号源9。

复位控制模块7通过复位信号线17与处理器核6连接。

复位控制模块7向处理器核6输出有效复位信号时，处理器核6处于 复位状态；复位控制模块7向处理器核6输出无效复位信号时，处理器核6 不处于复位状态(即处于非复位状态，能正常读取和执行程序状态)。

复位控制模块7通过内部复位信号线15与内部复位信号源9连接。

当发生内部复位时，内部复位信号源9向复位控制模块7输出有效的 内部复位信号；没有内部复位时，内部复位信号源9向复位控制模块7输 出无效的内部复位信号。

复位控制模块7通过外部复位信号线16与外部复位信号源8连接。发 生外部复位时，外部复位信号源8向复位控制模块7输出有效的外部复位 信号；没有外部复位时，外部复位信号源8向复位控制模块7输出的是无 效的外部复位信号。

复位控制模块8通过控制信号线14与监控模块2连接。所述仿真器处 于运行模式时，监控模块2向复位控制模块7输出无效的控制信号，此时 复位控制模块7在收到有效的外部复位信号或内部复位信号时，都通过复 位信号线17向处理器核6输出有效的复位信号，复位控制模块7在收到无 效的外部复位信号和无效的内部复位信号时，都通过复位信号线17向处理 器核6输出无效的复位信号。所述仿真器处于监控模式时，监控模块2向 复位控制模块7输出有效的控制信号，此时复位控制模块7无论收到有效 或无效的外部复位信号，有效或无效的内部复位信号，都通过复位信号线 17向处理器核6输出无效的复位信号。

仿真芯片1通过第一标准数据/地址总线13与监控模块2连接。无论 所述仿真器处于运行模式还是监控模式，仿真芯片1都通过所述第一标准 数据/地址总线13从监控模块2读取并执行程序。

监控模块2通过第二标准数据/地址总线11与用户程序存储器3连接。 所述仿真器处于运行模式，监控模块2通过所述第二标准数据/地址总线11 从用户程序存储器3读取用户程序并通过与仿真芯片1连接的第一标准数 据/地址总线13送给仿真芯片1，供仿真芯片1读取。

监控模块2通过第三标准数据/地址总线12与监控程序存储器4连接。 所述仿真器处于监控模式时，监控模块2通过所述第三标准数据/地址总线 12从监控程序存储器4读取监控程序并通过与仿真芯片1连接的第一标准 数据/地址总线13送给仿真芯片1，供仿真芯片1读取。

监控模块2通过仿真通信通道10与集成开发环境模块5连接，在用户 控制下，集成开发环境模块5通过所述仿真通信通道10控制监控模块2在 运行模式和监控模式之间切换。

这样，用户通过集成开发环境模块5控制仿真器处于运行模式时，监 控模块2相当于用户程序存储器3与仿真芯片1之间的透明通道，仿真芯 片1能模拟产品处理器芯片读取和执行用户程序的状态。而且，此时监控 模块2向复位控制模块7输出的是无效控制信号，如果发生了内部或外部 复位，仿真控制模块7都会向处理器核6输出有效的复位信号，仿真芯片1 将发生复位，这与产品处理器芯片的状况是一致的。用户通过集成开发环 境模块5控制仿真器处于监控模式时，监控模块2相当于监控程序存储器4 与仿真芯片1间的透明通道，仿真芯片1能读取和执行监控程序，仿真器 可以取出或填充芯片状态信息。此时监控模块2向复位控制模块7输出的 是有效控制信号，无论发生了内部或外部复位，仿真控制模块7都向处理 器核6输出无效的复位信号，仿真芯片1不会发生复位，仿真芯片可以不 受干扰地读取和执行监控程序。如果在运行模式下发生了内部或外部复位， 仿真芯片1进入了复位状态。此时如果用户想观察或修改芯片状态信息， 用户可以通过集成开发环境模块5控制仿真器进入监控模式；监控模块2 就会向仿真芯片1的复位控制模块7输出有效控制信号，复位控制模块7 向处理器核6输出无效的复位信号，仿真芯片1会退出复位状态，正常读 取和执行监控程序，用户就可以观察或修改所关注的此前发生复位后的芯 片状态信息了。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些 并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术 人员还可做出许多变形和改进，这些也应视为本发明的保护范围。