一种高线性高效率射频功率放大器

摘要

本发明涉及一种高线性高效率射频功率放大器，包括五个电容C1、C2、C3、C4、C5，四个电阻R1、R2、R3、R4，四个NMOS管M1、M2、M3、M4，两个电感L1、L2，输入射频信号Rf

说明书

技术领域

本发明属于无线通信系统技术领域，涉及一种高线性高效率射频功率放大 器。

背景技术

随着无线通信市场需求不断增长，射频集成电路的开发和研究得到了迅速 发展。而在射频发射机集成电路系统中，功率放大器位于发射系统的最前端， 也是功耗最大的模块之一，如何在保证线性度的情况下高效率地输出功率仍然 是当今射频功率放大器研究的热点和难点。在工艺选择上，虽然SiGe、InP、 GaAs等工艺可以制造出更高性能的功率放大电路，但其成本远高于CMOS工 艺，并且很难实现数字模拟电路的片上全集成。用CMOS工艺来显然有利于提 高芯片的集成度和减小成本。CMOS工艺的特征尺寸的不断减小，虽然可以增 大集成电路的集成密度，却会给CMOS电路带来影响，主要体现在击穿电压的 降低和衬底电阻的减小，这会限制功率放大器的输出功率和减小效率。

现有的功率放大器多为传统功率放大器结构，如图1所示，该电路采用 NMOS晶体管单管共源放大。对于线性功率放大器来说，一般会选择A、AB 和B类工作状态，这三类放大器的线性度依次递减，而效率依次增加。AB类 放大器是线性度和效率的折中，所以被广泛应用在功率放大电路中。但是仅在 工作类型上去选择，其效果有限，要兼顾高线性度和高效率，只有设计出新的 电路结构。

发明内容

本发明的目的在于克服现有技术的上述不足，提供一种高线性高效率射频 功率放大器，该功率放大器增强了晶体管的抗击穿能力，提高了输出功率，并 实现了功率放大器的高线性和高效率。

本发明的上述目的主要是通过如下技术方案予以实现的：

一种高线性高效率射频功率放大器，包括五个电容C1、C2、C3、C4、C5， 四个电阻R1、R2、R3、R4，四个NMOS管M1、M2、M3、M4，两个电感 L1、L2，具体连接关系为：输入射频信号Rfin分别连接电容C1的一端、电容 C2的一端和电容C3的一端；电容C1的另一端连接NMOS管M1的栅极，电 容C2的另一端连接NMOS管M2的栅极，电容C3的另一端连接NMOS管 M4的栅极；偏置电压Vb1连接电阻R1的一端，偏置电压Vb2连接电阻R2 的一端，偏置电压Vb3连接电阻R3的一端，偏置电压Vb4连接电阻R4的一 端；电阻R1的另一端连接NMOS管M1的栅极，电阻R2的另一端连接NMOS 管M2的栅极，电阻R3的另一端连接NMOS管M3的栅极，电阻R4的另一 端连接N MOS管M4的栅极；NMOS管M2的漏极连接N MOS管M4的源极， NMOS管M1的漏极连接NMOS管M3的源极，NMOS管M3的漏极和NMOS 管M4的漏极连接电感L1的一端和电容C4的一端；电感L1的另一端接电源 VDD；电容C4的另一端连接电感L2和电容C5的一端，电容C5的另一端为 输出射频信号端口，NMOS管M1的源极、NMOS管M2的源极和电感L2的 另一端均接地。

在上述高线性高效率射频功率放大器中，NMOS管M1工作在A类放大状 态，NMOS管M2工作在B类放大状态，NMOS管M4工作在AB类放大状态。

在上述高线性高效率射频功率放大器中，NMOS管M2的宽长比是NMOS 管M1宽长比的4～6倍；优选NMOS管M2的宽长比是NMOS管M1宽长比 的5倍。

在上述高线性高效率射频功率放大器中，三个偏置电压Vb1、Vb2和Vb3 为不同的电压。

在上述高线性高效率射频功率放大器中，偏置电压Vb1通过电阻R1给 NMOS管M1提供偏置，偏置电压Vb2通过电阻R2给NMOS管M2提供偏置， 偏置电压Vb3通过电阻R3给NMOS管M3提供偏置，偏置电压Vb4通过电 阻R4给NMOS管M4提供偏置。

在上述高线性高效率射频功率放大器中，电容C1、C2、C3是交流耦合电 容，起到对直流信号的隔离作用。

在上述高线性高效率射频功率放大器中，其中两个电容C2、C3，两个电 阻R2、R4，两个NMOS管M2，M4共同组成的功率放大电路为辅助功率放大 器，其中一个电容C1，两个电阻R1、R3，两个NMOS管M1，M3组成的功 率放大电路为主功率放大器。

在上述高线性高效率射频功率放大器中，射频功率放大器为全差分拓扑结 构，输入采用Rf_in+和Rf_in-作为差分输入信号，输出为Rf_out+，Rf_out-作为差分输 出信号。

本发明与现有技术相比具有如下有益效果：

（1）本发明对功率放大器结构进行了创新设计，采用两个NMOS晶体管 堆叠的结构，大大增强了晶体管抗击穿的能力，提高输出功率；采用AB/B类 功率放大电路和A类功率放大电路并联的结构，实现了功率放大器的高线性和 高效率；

（2）本发明功率放大器将两个NMOS管M2和M4堆叠在一起，相当于 可以承受的击穿电压为2V_BD，显然可以等效为一个击穿电压提高了一倍的单晶 体管，同时NMOS管M1和M3也采用堆叠结构，从而大大提高功率输出的幅 度，提高了最大输出功率；解决了工艺特征尺寸减小所带来的输出功率减小的 问题；

（3）本发明采用AB/B类功率放大电路和A类功率放大电路并联的结构， 三个信号输入管M1、M2、M4不同时工作，当输入射频信号较小时，只有M1 对信号进行放大输出功率，利用A类功率放大器的高线性优势可以使信号输出 高线性；当输入信号继续增大到一定程度时，AB/B类功率放大电路中的M4和 M2开始工作，而随着信号增大，A类功率放大电路的输出功率慢慢开始压缩， 达到饱和输出功率，此时AB/B类功率放大电路还能继续提供输出功率，从而 很大程度上增大了总电路的线性功率范围，提高了功率放大器的线性度；

（4）本发明通过大量试验对NMOS管尺寸和NMOS晶体管的栅极偏压进 行优化设计和选择，例如给出NMOS管M2的宽长比是NMOS管M1宽长比 的4～6倍，三个偏置电压Vb1、Vb2和Vb3为不同的电压，Vb4远远大于Vb2 等，进一步增加了电路的线性度，提高了电路功率输出的效率；

（5）本发明电路采用全CMOS工艺，结构简单，大大降低芯片成本并实 现片上集成。

附图说明

图1为传统功率放大器拓扑结构示意图。

图2为本发明高线性高效率射频功率放大器拓扑结构示意图；

图3为本发明高线性高效率射频功率放大器的全差分拓扑结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的描述：

如图2所示为本发明高线性高效率射频功率放大器拓扑结构示意图，本发 明射频功率放大器包括五个电容C1、C2、C3、C4、C5，四个电阻R1、R2、 R3、R4，四个NMOS管M1、M2、M3、M4，两个电感L1、L2，具体连接关 系为：输入射频信号Rfin分别连接电容C1的一端、电容C2的一端和电容C3 的一端；电容C1的另一端连接NMOS管M1的栅极，电容C2的另一端连接 NMOS管M2的栅极，电容C3的另一端连接NMOS管M4的栅极；偏置电压 Vb1连接电阻R1的一端，偏置电压Vb2连接电阻R2的一端，偏置电压Vb3 连接电阻R3的一端，偏置电压Vb4连接电阻R4的一端；电阻R1的另一端 连接NMOS管M1的栅极，电阻R2的另一端连接NMOS管M2的栅极，电阻 R3的另一端连接NMOS管M3的栅极，电阻R4的另一端连接NMOS管M4 的栅极；NMOS管M2的漏极连接NMOS管M4的源极，NMOS管M1的漏 极连接NMOS管M3的源极，NMOS管M3的漏极和NMOS管M4的漏极连 接电感L1的一端和电容C4的一端；电感L1的另一端接电源VDD；电容C4 的另一端连接电感L2和电容C5的一端，电容C5的另一端为输出射频信号端 口，NMOS管M1的源极、NMOS管M2的源极和电感L2的另一端均接地。

其中NMOS管M1工作在A类放大状态，NMOS管M2工作在B类放大 状态，NMOS管M4工作在AB类放大状态。NMOS管M2的宽长比是NMOS 管M1宽长比的4～6倍，本实施例中NMOS管M2的宽长比是NMOS管M1 宽长比的5倍。三个偏置电压Vb1、Vb2和Vb3为不同的电压。

偏置电压Vb1通过电阻R1给NMOS管M1提供偏置，偏置电压Vb2通 过电阻R2给NMOS管M2提供偏置，偏置电压Vb3通过电阻R3给NMOS 管M3提供偏置，偏置电压Vb4通过电阻R4给NMOS管M4提供偏置。电容 C1、C2、C3是交流耦合电容，起到对直流信号的隔离作用。

如图2所示，两个电容C2、C3，两个电阻R2、R4，两个NMOS管M2， M4共同组成AB/B类功率放大电路。射频信号Rfin通过交流耦合电容C2和 C3分别输入到NMOS管M2和M4的栅极；偏置电压Vb2和Vb4分别通过 电阻R2、R4给NMOS管M2和M4的栅极提供直流偏置；NMOS管M2的 源极接地端，NMOS管M2的漏极与NMOS管M4的源极相接，M4的漏极为 AB/B类功率放大电路的信号输出端。AB/B类功率放大电路为辅助功率放大器。

一个电容C1，两个电阻R1、R3，两个NMOS管M1，M3组成的功率放 大电路共同组成A类功率放大电路。射频信号Rfin通过交流耦合电容C1输入 到NMOS管M1的栅极，偏置电压Vb1通过电阻R1给NMOS管M1的栅极 提供直流偏置；NMOS管M1的源极接地，M1的漏极与NMOS管M3的漏极 相连；偏置电压Vb3通过电阻R3给NMOS管M3的栅极提供直流偏置；NMOS 管M3的漏极为A类功率放大电路的信号输出端。A类功率放大电路为主功率 放大器。

两个电感L1、L2和两个电容C4、C5共同组成输出匹配网络。电感L1的 一端接NMOS管M3、M4的漏极和电容C4的一端，另一端接电源VDD；电 容C4的另一端接电容C5的一端和电感L2的一端，L2的另一端接地端；电 容C5的另一端为射频信号输出端。

本发明射频功率放大器电路的工作原理如下：

AB/B类功率放大电路采用类似于共源共栅放大器的结构，不同的是， NMOS管M2和M4都是射频信号输入管。假设单晶体管M2能承受的击穿电 压为VBD2，则将两个晶体管M2和M4堆叠在一起后，相当于可以承受的击穿 电压为2VBD，等效为一个击穿电压提高了一倍的单晶体管，从而大大提高功率 输出的幅度，提高最大输出功率。通过偏置电压Vb2和Vb4使NMOS管M2 工作在B类功率放大状态，NMOS管M4工作在AB类功率放大状态。其中Vb2 等于NMOS管M2的阈值电压Vth，Vb4远远大于Vb2。

A类功率放大电路采用共源共栅放大器结构，通过偏置电压Vb1使共源 放大NMOS晶体管M1工作在A类功率放大状态。当输入功率不太高时，A类 功率放大器能对输入信号进行不失真地放大，使电路具有高线性度。同时， NMOS管M1和M3也是堆叠结构，如AB/B类功率放大电路中M2和M4，可 以大大提高功率输出的幅度。

本发明功率放大器中三个信号输入管M1、M2、M4不同时工作，当输入射 频信号较小时，只有M1对信号进行放大输出功率，利用A类功率放大器的高 线性优势可以使信号输出高线性；当输入信号继续增大到一定程度时，AB/B类 功率放大电路中的M4和M2开始工作，而随着信号增大，A类功率放大电路 的输出功率慢慢开始压缩，达到饱和输出功率，此时AB/B类功率放大电路还 能继续提供输出功率，这样就增大了总电路的线性功率范围，提高了功率放大 器的线性度。本实施例中选择AB/B类功率放大电路中的晶体管M2的宽长比 是A类功率放大电路M1宽长比的5倍，由于M2工作在B类放大状态，效率 较高，而M2又不是主功率电路，故可以在不损害线性度的情况下提高效率。

本实施例电路用0.13um CMOS工艺进行仿真验证，该电路可以实现的输 出1dB压缩点为22dBm，最大功率附加效率PAE为55％。

如图3所示为本发明高线性高效率射频功率放大器的全差分拓扑结构示意 图。图中左右两边的电路与图2完全相同，只是输入采用Rf_in+和Rf_in-为差分 输入信号，输出为Rf_out+，Rf_out-为差分输出信号，其工作原理与图2所示电路 相同。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局 限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易 想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技 术。