一种时钟生成方法、时序电路及模数转换器

摘要

一种时钟生成方法、时序电路及模数转换器，时钟生成方法包括以下步骤：第一步、产生四相25％占空比时钟；第二步、输出1：1：2占空比高电平不交叠时钟，并作如下分配：采样时间和比较器比较时间分别占整个周期的1/4；剩余1/2时钟周期用于MDAC中运放的建立。时序电路包括：用于获得四相25％占空比时钟的时钟产生电路；用于通过两相25％占空比时钟获得接近50％占空比时钟的与门逻辑电路；用于将单相25％占空比时钟和0电位电平VSS进行与运算的与门逻辑电路；用于对各个逻辑电路的输出信号进行时钟校准的D触发器；以及，D触发器之后通过缓冲器增强驱动并且辅助实现所需要的不同时钟延迟。模数转换器具有所述的时序电路。本发明降低了对运放带宽的要求。