一种实现平稳切换的时钟切换电路

摘要

本发明公开了一种实现平稳切换的时钟切换电路，包括时钟信号CLK‑SEL、时钟信号CLK‑0、时钟信号CLK‑1、时钟信号CLK‑O、与门F1、与门F2、与门F3、与门F4、或门F5、与门F6、与门F7、与门F8、触发器T1、触发器T2、触发器T3和触发器T4。本发明的有益效果为：本发明提供了一种创新的实现平稳切换的时钟切换电路来实现从一个时钟切换到另一个不同相位不同频率时钟的平稳切换，从而杜绝时钟毛刺的产生，进而保证时钟切换的稳定性，进而提高整个逻辑系统的稳定性，进而达到平稳输出信号的要求。