基于标准CMOS工艺的高探测效率低暗计数的SPAD

摘要

本发明公开了一种基于标准CMOS工艺的高探测效率低暗计数的SPAD，所述SPAD在基于CMOS工艺提供的P衬底上进行制备；P衬底上设置有N埋层，起到隔离作用，掩埋的N型注入具有倒置掺杂分布的特点，掺杂浓度随深度增加而增加，形成虚拟保护环；在所述N埋层的扩散掺杂区内分别设置N阱区域、P阱区域和重掺杂P+区域，所述N阱区域作为感光PN结的组成部分；所述P阱区域作为保护环；重掺杂P+区域、和浅P阱区域与N型区域共同构成P+P‑/N阱感光PN结，两个不同浓度P型注入的组合形成一个渐变结，用以降低器件的暗计数；PN结的耗尽区为雪崩倍增的主要发生区，同时重掺杂P+区域也作为光电探测器的阳极接触区；边缘的N阱区域中设置有N阱接触区，为重掺杂的N+区域，作为光电探测器的阴极接触区。