流水BP极化译码器硬件架构的建立方法及译码器硬件架构

摘要

本发明提供一种流水BP极化译码器的建立方法，包括：步骤1，设定BP译码的最大迭代次数；步骤2，利用BP译码算法对极化编码信息进行译码；步骤3，在每一次迭代过程中，对节点信息值进行更新；步骤4，建立流水BP极化译码器的硬件架构。本发明每一次迭代过程均按照上述信息更新方式进行。与现有流水BP极化译码器相比，不同码长下，当迭代一次时，译码延迟可降低33.45％～34.52％，BCB利用率提高50.13％～51.32％；当码长N＝1024bit，最大迭代次数为40次时，存器资源消耗可减少25.6％～38.76％，频率提高19.4％～31.43％，从而有效降低译码延迟和硬件资源消耗，提高硬件利用率。