机译:用于分组密码AES和SM4的S-Box的新型紧凑硬件架构
机译:紧凑型AES S盒的硬件实现
机译:通过不同替换框(S-Box)和随机回合选择使用AES的密码学应用的新可重构硬件体系结构
机译:在紧凑的AES硬件实现中使用流水线式S-box
机译:基于FPGA的体系结构的开发,可以在硬件中实现三维有限差分时域算法,以分析电磁传播。
机译:紧凑的FPGA硬件架构用于嵌入式设备中的公钥加密
机译:信号处理方法的实现及其使用FPGA技术的多载波调制的硬件实现。在移动和无线应用中使用HDL编码在DWT上验证和实现多载波调制以及DWT的信道估计技术和滤波器组架构的信号处理。