一个用于时分复用流水线处理器的快速访问存储器结构

摘要

一个用于时分复用流水线处理器的快速访问存储器结构，特征为：处理器的指令由N个流水线时钟周期完成，流水线的各级流水部件在同一个时流水线钟周期执行不同线程的操作；所有复用该流水线的线程根据其切入流水线的时间规律，分成多个线程组，使每个线程组内的线程不会同时出现在流水线上，每个线程组的所有线程共享同一个或多个快速访问存储器，一个可行的存储实体是单端口的静态随机存储器(SP‑SRAM)。