机译:基于分层并行存储器访问的立体匹配VLSI处理器的体系结构
Graduate School of Information Sciences, Tohoku University, Sendai-shi, 980-8579 Japan;
stereo vision; SAD (sum of absolute differences); memory allocation; logic-in-memory architecture;
机译:基于最佳并行存储器访问方案的高度并行立体视觉VLSI处理器
机译:基于最优分配的并行存储器访问的立体视觉VLSI处理器设计
机译:基于递归计算的立体匹配VLSI处理器的架构
机译:基于分层并行存储器访问的立体声匹配VLSI处理器的体系结构
机译:使用基于梯度的视差细化在并行图形硬件上进行稳健的实时立体声匹配
机译:关于在控制意识访问中工作记忆整合和注意选择之间的相互作用:需要付出一定的代价进行并行处理-评论视觉搜索注意眨眼和工作记忆整合中注意和意识之间的相互作用
机译:使用可变窗口大小的立体声匹配的像素串行和窗口平行VLSI处理器
机译:基于处理器的存储器(pIm)架构,用于petaFlops潜在的大规模并行处理