用于ESD保护的高保持高电压FET及其制造方法

摘要

本发明涉及用于ESD保护的高保持高电压FET及其制造方法，提供一种在源极侧形成具有自对准P+植入物与LVPW区的LDMOS的方法、以及所产生的装置。具体实施例包括形成位在p型衬底中的DNWELL；形成位在该DNWELL中的PWHV；形成位在该DNWELL中的NW；形成位在该PWHV中的LVPW；形成穿过该LVPW并分别穿过该DNWELL与NW的STI结构；形成位在该PWHV上方的栅极；形成位在该LVPW中的第一与第二P+植入物，该第二P+植入物的边缘与该栅极的边缘对准；形成位在该LVPW中介于该第一STI结构与该第二P+植入物之间的第一N+植入物、及位在该NW中相邻于该第二STI结构的第二N+；以及形成分别位在该第一与第二P+与N+植入物上方的接触部、及位在该第二N+植入物上方的电接触部。