芯片层次化物理设计中的静态时序分析方法及装置

摘要

本发明提供一种芯片层次化物理设计中的静态时序分析方法及装置。所述方法包括：读取原始数据文件；根据所述原始数据文件，生成所有电压模式的运行目录文件；在所述所有电压模式的运行目录文件中分别读入顶层的sdc约束文件，并行计算跨电压域路径的时序。本发明能够节省时序分析的运行时间和消耗的内存，缩短时序收敛时间。