一种基于FPGA的千兆以太网到SLIP的转换系统

摘要

本发明涉及电子信息技术领域，公开了一种基于FPGA的千兆以太网到SLIP的转换系统，包括GE PHY模块、MAC Rx模块、DDR CTRL模块以及SLIP Framer模块，通过SGMII总线接收外部PHY芯片发送的以太网报文，转换为8bit并行的MAC帧，发送到GMII总线，将GMII总线上传送的MAC帧去掉前导码和CRC，增加帧开始和结束的标识，一起发送出去，将去掉前导码和CRC的MAC帧写入DDR3芯片，将MAC帧从DDR3芯片中读取出来，将DDR3芯片中读取出来的数据进行SLIP成帧操作。本发明填补了目前业界没有专用芯片实现千兆以太网到SLIP的直接转换的空缺。