具有多个高速串行访存通道的访存密集型算法加速芯片

摘要

本发明涉及计算机系统结构与集成电路设计领域，公开了一种具有多个高速串行访存通道的访存密集型算法加速芯片，包括若干个执行算法中数据处理操作的算法计算内核及若干个高速串行访存通道，还包括片上互连网络模块，算法计算内核与高速串行访存通道之间通过片上互连网络模块互连，高速串行访存通道连有片外存储器芯片，片上互连网络模块的实现方式包括单总线、多总线、环形网络、二维网格或交叉开关。本发明具有多个高速串行访存通道的访存密集型算法加速芯片，可以根据算法处理需求灵活扩展高速串行访存通道个数从而扩展访存带宽，支持各种地址映射方式，且支持算法加速芯片之间的数据直接传输，为整机系统架构设计提供了更好的灵活性。