一种基于FPGA的USB高速接口

摘要

本发明涉及一种基于FPGA的USB 3.0高速接口，以FPGA作为主控芯片；外部数据进入FPGA以后进行处理，处理之后的数据存入到DDR2 SDRAM当中，USB控制器控制USB写信号，把DDR2 SDRAM中存储的数据读出，读出的数据通过DMA的方式存储到相应的FIFO中。FPGA内部数据通过USB接口传输时，首先把数据存储到SLAVE FIFO之中，USB控制器是通过对GPIF II接口电路进行控制来实现，主要是控制其中SLAVE FIFO的写操作，即其中的SLWR信号，SLWR信号由FLAGA和FLAGB共同控制。当FLAGA和FLAGB同时为1时SLWR有效，当FIFO快满时，FLAGB信号拉低，在下一个时钟周期再往FIFO里面写一个数据保证FIFO写满，当FIFO写满时FLAGA会被拉低。