机译:全并行电流解决方案:基于GPU-CPU的矢量化并行化和牛顿Raphson实现的稀疏技术
机译:数据挖掘算法的共享内存并行化:技术,编程接口和性能
机译:贝叶斯网络算法的并行估计的实现与性能评价。
机译:Chambolle算法的高性能并行实现
机译:并行原语作为实现并行算法的工具:定义,设计和实现。
机译:折叠凹点惩罚稀疏线性回归:稀疏性统计性能和局部解的算法理论
机译:表5:根据使用内存聚结技术是否使用基于GPU的平行实施的性能(CUDA块的数量= 16,每个块= 256的线数)。
机译:基于sDR应用的maTLaB和simulink中Gps相关器结构的开发和实现:标准Gps相关器结构的实现(基线)mIT Quicksynch稀疏算法的实现并行循环相关器结构的开发和实现。