机译:表5:根据使用内存聚结技术是否使用基于GPU的平行实施的性能(CUDA块的数量= 16,每个块= 256的线数)。
机译:使用构造为带有CUDA的二维数组的线程块提高了FDTD计算的性能
机译:闪存磨损调平技术中的基于采样的块擦除表方法
机译:在陆地移动无线信道上使用表辅助软判决解码的分组编码16QAM的性能
机译:探索存储块排列对纵横式ReRAM主存储器性能的影响
机译:图9:根据并行方法(每个块= 256的线程数)的基于GPU的并行实现的执行时间。
机译:高级与低级Do-Loop并行化:共享存储器并行向量计算机上多块求解器的一个测试用例的结果。