ERROR ANALYSIS; SINGLE EVENT UPSETS; BOOLEAN ALGEBRA; PATENTS;
机译:在MOS /自旋电子顺序的和组合逻辑电路单事件双节点心烦公差
机译:65-nm CMOS顺序逻辑电路的单事件镦粗敏感性研究
机译:防辐射CMOS触发器逻辑链中的单事件扰动和分布
机译:单事件翻转的组合逻辑延迟对65 nm FDSOI工艺中触发器的影响
机译:Monte Carlo方法,用于预测SRAM脆弱性对μON和电子诱导的单一事件UPSETS
机译:缓解癫痫神经刺激器的位翻转或单事件不适
机译:65-nm CMOS顺序逻辑电路的单事件镦粗敏感性研究