...
首页> 外文期刊>Revue de l'electricite et de l'electronique >La plateforme ASTEP du Plateau de Bure -Tests en environnement radiatil naturel de composants et circuits electroniques
【24h】

La plateforme ASTEP du Plateau de Bure -Tests en environnement radiatil naturel de composants et circuits electroniques

机译:Plateau de Bure的ASTEP平台-在电子元器件和电路的自然辐射环境中进行测试

获取原文
获取原文并翻译 | 示例
           

摘要

La reduction des dimensions des composants microelectroniques et l'augmentation de la densite d'integration des circuits qui en decoule (suivant la fameuse Loi de Moore) a pour consequence une augmentation de la sensibilite des circuits a l'environnement radiatif terrestre naturel. Cette sensibilite aux particules atmospheriques directement (protons) ou indirectement (neutrons) ionisantes peut provoquer des defaillances non destructives (aleas logiques) ou destructives (latchup) dans la plupart des circuits electroniques, notamment les memoires volatiles de type RAM statique (SRAM), objet d'etude des travaux menes depuis 2004 sur la plateforme de test europeenne ASTEP du Plateau de Bure. Cet article presente en detail la plateforme ASTEP, son implantation, les instruments (moniteur neutron du Plateau de Bure) et experiences (testeurs de memoires) actuellement installees sur le Plateau de Bure ainsi qu'une synthese des principaux resultats portant sur la caracterisation de memoires SRAM fabriquees en technologies 130 nm et 65 nm sur silicium massif.
机译:微电子部件尺寸的减小以及由此导致的电路集成密度的增加(根据著名的摩尔定律)导致电路对自然陆地辐射环境的敏感性增加。对直接(质子)或间接(中子)电离的大气粒子的这种敏感性可能会在大多数电子电路中引起非破坏性(逻辑危害)或破坏性(闩锁)故障,特别是静态RAM(SRAM)类型的易失性存储器,对象对自2004年以来在Bure高原的欧洲测试平台ASTEP上进行的工作进行了研究。本文详细介绍了ASTEP平台,其植入,Pureau de Bure上当前安装的仪器(Bureau de Bure的中子监测器)和实验(存储器测试仪),以及与记忆特征相关的主要结果的综合。在固态硅上以130nm和65nm技术制造的SRAM。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号