再帰的計算に基づくステレオマッチングとVLSI化

摘要

3次元計測のためのステレオビジョンでは，画像間の対応を高速に求めることが重要となる．対応点探索の手法として，SAD（Sum of Absolute Differences）演算に基づく方法がある．SAD演算に基づく対応点探索では，SAD演算が膨大な回数行われるため計算量の減少が重要となる．本論文では，SAD間の共通の中間結果に着目した再帰的SAD演算を提案する．本アルゴリズムは，計算量が少ないだけでなく，VLSI化に適合する規則性·並列性を有する．本アルゴリズムを用いることにより，再帰的計算を用いない場合と比較して，計算量を1.2％以下に減少できる．また，中間結果の記憶容量最小化·演算器間の相互結合網の最小化のためのスケジューリング·アロケーションに基づくアーキテクチャを提案し，汎用プロセッサと比較して5000倍以上の高性能化が達成できることを明らかにする．