再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ

摘要

3次元計測のためのステレオビジョンでは,画像間の対応を高速に求めることが重要となる。対応点探索の手法として,SAD(Sum of Absolute Differences)演算に基づく方法がある。 本稿では,SAD演算の中間結果を再利用することにより計算量を最小化するアルゴリズムを提案する。 さらに,相互結合網の複雑さを最小化するアロケーションに基づくアーキテクチャを提案する。 0.18μm CMOS設計ルールを用いて設計した場合,汎用プロセッサを用いた処理と比較して5000倍以上の高速化が達成できることを明らかにする。