MOSFETのマッチング特性の高精度評価のためのテスト回路

摘要

チップ内におけるMOSFETのマッチング特性を高精度に評価する回路を設計した．この回路は，アレー状に配置された測定対象となる10，000個以上のMOSFETと，測定時にその中から任意の1素子を選択するための周辺回路とから構成されている．アレー内のすべてのMOSFETに同一バイアスを与えることを可能にするために，電極と測定対象のMOSFET間に存在するスイッチ抵抗，配線抵抗などの回路の寄生抵抗の影響を，ケルビン法による測定を回路内に組み込むことで除去している．この回路により，1チップ内におけるMOSFETのしきい値電圧とトランスコンダクタンスのばらつきに関して統計的なデータを得ることに成功した．