倍精度浮動小数点対数関数のFPGA向き計算法

摘要

浮動小数点数演算標準IEEE754が2008年に改定され，正確に計算すべき関数として36個の関数が提示された．またFPGAの大規模化，高性能化により，FPGAをデータセンタやスーパーコンピュータのアクセラレータとして用いる動きがある．この時，FPGA上に関数計算回路を構成することにより性能の向上が期待でき，そのため倍精度浮動小数点関数計算FPGAライブラリが有効だと考えられる．本研究ではIEEE754-2008標準準拠の倍精度対数関数を計算するFPGA向きの手法を提案する．提案手法ではテーブルと乗算を用いた多段階の引数縮小とテイラー展開を用いた近似を行う．また，丸めを誤る入力を予め特定し，修正を行うことで正確丸めに必要な精度を低減する．引数縮小の回数と近似の次数はトレードオフになっており，このパラメータの値を定める手法についても述べる．