机译:40 nm低泄漏CMOS中的2.488-11.2 Gb / s SerDes,具有多协议兼容性,适用于FPGA应用
SerDes; Multi-protocol transceiver; FPGA; Low-jitter PLL; Low-leakage CMOS;
机译:40 nm低泄漏CMOS中的2.488-11.2 Gb / s SerDes,具有多协议兼容性,适用于FPGA应用
机译:采用65nm CMOS的40Gb / s四分之一速率SerDes发送器和接收器芯片组
机译:70 mW 25 Gb / s四分之一速率SerDes发送器和接收器芯片组,采用65 nm CMOS技术,具有40 dB的均衡
机译:适用于FPGA应用的40nm低泄漏CMOS中的2.488-11.2 Gb / s多协议SerDes
机译:采用0.18mm CMOS的全速率40Gb / s发射机的设计技术。
机译:用于传感器应用180 nm CMOS过程中SWIPT系统的自适应控制和通信协议的设计
机译:采用130 nm CMOS技术的10 Gb / s激光驱动器,用于高能物理应用