幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法

摘要

集積回路の最大遅延特性を温度、コーナーケース、電源電圧、基板電圧の異なる幅広い動作環境にわたって実時間で正確に追跡することができるクリティカルパスレプリカを構築する設計方法を開発することを目的とする。本稿では回帰分析に基づくクリティカルパスレプリカの構築法を提案する。論理ゲートを直列に接続して遅延ブロックを合成し、最大遅延特性を追跡するために最適なブロック数を求める。ISCASベンチマーク回路を用いたシミュレーションによって、提案手法が最大遅延時間を誤差7.3%で模擬できることを示した。