ビアスイッチを用いた粒度混合再構成可能アーキテクチャへの最適なFFT回路実装

摘要

本稿では，ビアスイッチを用いた粒度混合再構成可能アーキテクチャに最適なFFT回路の実装法を提案する．実装対象アーキテクチャはビアスイッチを用いてプログラマブルな配線資源を配線層で実現できるため，トランジスタ層に潤沢に算術演算資源を搭載可能である．提案手法では，この潤沢な算術演算資源を最大限活用するべく，N点FFTの1ステージ分の処理をN／2個のバタフライ演算器で完全に並列化して1ステージあたり1サイクルでの高速処理を行うと共に，固定ストライド型FFTを採用して毎ステージのデータアクセスパタンを固定的にし，マルチプレクサを大幅に削減する．64点FFTの実装結果をCooley-Tukey型FFTと比較したところ，総ネット数を約26%削減できた．